檢視前端匯流排的原始碼

'''前端匯流排'''（英語：Front-side bus，縮寫：'''FSB'''）是講中央處理器資料敆流排的專門術語，此匯流排負責中央處理器和北橋晶片間的資料傳達。這馬的 x 八十六處理器內起了記持體控制器，FSB 已經予 Intel QPI 和 AMD HyperTransport 取代。

某一寡帶有 L 二和 L 三緊取（Cache）的 CPU，通過後端匯流排（Back Side Bus）實現遮的緊取和中央處理器的連接，此匯流排的資料傳輸速率總是懸於前端匯流排。

==目前用途==

大多數現代匯流排（GTL + 和 EV 六）是 CPU 和晶片組的連接主幹。晶片組（通常由南橋佮北橋組成）是和系統中其他匯流排的連接節點。PCI、AGP、PCIe 和記憶體匯流排均和晶片組相連，會當裝置資料會當相放送。

遮的第二級系統敆流排的執行速率攏著愛看前端匯流排的速率。橫直，懸的前端匯流排速率意味著電腦的高處理效能。

佇咧 PC 發展初期，因為處理器的速度無懸，大部份的元件的時脈攏保持仝步，直至八堵空四百八十六時代，佇處理器製程繼續進步下，處理器的速度嘛變長，彼站因為其他的外部元件受電氣結構所限，毋過無法度佮進成長，所以 Intel 頭擺佇處理器時脈內底加入倍頻設計，頭一粒處理器為 Intel 八堵空四百八十六 DX 二，外部傳輸時脈是處理器的一半，佮後處理器成長的速度猶原超過外部的元件，兩者的速度差距愈來愈大。一直到 Pentium III 時代，處理器時脈已經超過一 GHz，毋過外部傳輸時脈猶是有一百三十三 MHz。

正常來講，外頻速度愈懸代表處理器佇仝這禮拜會用讀寫愈濟的數據，所以，外頻速度真有可能會變做系統效能上的關係，為著欲解決處理器誠闊無夠的問題，Intel 佇咧 Pentium 四時代加入 Quad Pumped Bus 架構，予其在仝一禮拜內會當傳送四筆數據，此舉令外部傳輸時脈無變，傳輸效率煞會當提升四倍。

==超頻和相關匯流排速率==

===中央處理器（CPU）===

中央處理器的時脈速度（簡稱內頻）由系統敆流排速率（bus speed）乘上倍頻係數決定。比如講，一个時脈速度是七百 MHz 的處理器，可能運行佇一百 MHz 伊的系統敆流排上。這說明處理器內的時鐘倍頻器的倍率設定做七，即中央處理器被設定做以七倍佇系統匯流排的速率運行：一百 MHz× 七=七百 MHz。通過改變倍頻係數抑是系統匯流排速率，會當得著無仝的時脈速度。較早定定咧套用的規則想講：'''時脈速度=外頻（前端匯流排、FSB）\ * 倍頻係數。這句話若嚴格來講並無正確。'''因為這馬系統敆流排、前端匯流排（外頻、FSB）速率無仝款。就 Intel CPU 來講，前端匯流排=系統匯流排 \ * 四。所以乎，應該講'''時脈速度=系統匯流排 \ * 倍頻係數'''。

==前端匯流排佮系統敆流排==

系統匯流排（BusSpeed）佮前端匯流排（FSB、外頻）的區別在，前端匯流排（FSB、外頻）的速度是講 CPU 和北橋晶片間匯流排的速度。抑若系統敆流排（BusSpeed）的概念是建立佇數位脈衝訊號震盪速度基礎之上的，也就是講，一百 MHz 系統匯流排（BusSpeed）特指數位脈衝訊號佇每秒鐘震盪一億次，閣較濟的影響矣 PCI 佮其他匯流排的頻率。'''進前捀匯流排（FSB、外頻）佮系統敆流排（BusSpeed）這兩个概念會相濫的，主要的原因是佇咧較早的一段時間內，前端匯流排（FSB、外頻）佮系統敆流排（BusSpeed）是相仝速率，所以去直接稱系統匯流排（BusSpeed）為外頻，終其尾造成按呢的誤會。'''隨著電腦技術的發展，人發現前端匯流排頻率（外頻、FSB）需要有懸於系統敆流排（BusSpeed）， 就按呢採用 QDR（Quad Date Rate）技術，抑是其他的類似的技術實現這个目的。這寡技術的原理類似 AGP 的二 X 抑是四 X，𪜶予得的前端匯流排（FSB、外頻）頻率成做系統匯流排（BusSpeed）的二倍、四倍甚至閣較懸，從此以後系統匯流排（BusSpeed）佮前端匯流排（FSB、外頻）的區別才開始予人重視起來。

==傳輸率==

==參見==

* HyperTransport
* QPI

[[分類: 待校正]]