檢視數據多工器的原始碼

佇咧電子技術（特別是數位的電路）中，'''數據多工器'''（英語：'''Data Selector'''）， 抑是稱'''多路復用器'''（英語：'''multiplexer'''，簡稱：'''MUX'''）， 是一種會當對濟的類比抑是數位輸入訊號中選擇一个訊號進行輸出的元件。一个有二 n 輸入端的數據濟工器有 _ n _ 會當選擇的輸入－輸出線路，會當通過控制端來選擇其中一个訊號予人選擇做為輸出。數據濟工器主要用佇增加一定量的時間佮闊的會當通過網路發送的數據量。

數據濟工器使濟个訊號共享一个設備抑是資源，親像一个類比數位轉換器抑是一个傳輸線，毋免予每一个輸入訊號配備一个設備。

==結構圖==

佇結構圖當中，數據多工器的符號是一个等腰梯形，其中較長的底上為數個輸入引跤，較短的底上為一个輸出跤。正圖即為一个二選一數據多工器的結構圖佮其等效簡化圖。Sel 引跤會當選擇需要的訊號。

此外，佇足濟數據多工器里，猶閣有一个「使能」引跤用佇咧控制元件的有效或者是無效。

==這个數位電路內面的應用==

佇數位電路設計中，選擇端的輸入訊號是數位訊號。佇二選一數據多工器的例中，選擇捀輸入低電平零，則輸出引跤會輸出 $ \ scriptstyle I _ { 零 } $ 上的輸入訊號；反之，當選擇捀輸入高電平一，則輸出引跤會輸出 $ \ scriptstyle I _ { 一 } $ 上的輸入訊號。做輸入去引跤的數目閣較濟時陣，狀況佮頂懸類似，猶毋過所需要的選擇捀跤數目變做 $ \ scriptstyle \ left \ lceil \ log _ { 二 } ( n ) \ right \ rceil $ 個，遮 $ \ scriptstyle n $ 是輸入引跤的數。

一个二選一數據多工器有如下的布林函數，$ \ scriptstyle A $ 和 $ \ scriptstyle B $ 分別表示兩个輸入訊號，$ \ scriptstyle S $ 為選擇訊號，$ \ scriptstyle Z $ 為輸出訊號，則有


: $ Z=( A \ cdot { \ overline { S } } ) + ( B \ cdot S ) $

注意，並非所有的邏輯函數直接有以上的形式，但是所有的邏輯函數攏會當使用香農展開（Shannon's expansion）的方法共變換做這種形式。邏輯函數 $ Z $ 會當用下跤的真值表示：

這个真值表示，當 $ \ scriptstyle S=零 $，遐爾 $ \ scriptstyle Z=A $；啊若當 $ \ scriptstyle S=一 $，著 $ \ scriptstyle Z=B $。佇咧具體的電路內面，實現一个按呢的二選一數據多工器需要兩个佮閘仔、一个抑是遮佮一个反閘。

閣較大型的數據濟工器嘛較捷看著，而且正如頂懸咧講的，$ n $ 袂輸入來引跤需要 $ \ scriptstyle \ left \ lceil \ log _ { 二 } ( n ) \ right \ rceil $ 選擇共跤引起來。所以其他常見的類型有四選一、八選一佮十六選一等。因為數位邏輯採用二進位的數位訊號，輸入引跤的數通常是二的冪。

* * *

四選一數據多工器的布林函數如下：


: $ F=( A \ cdot { \ overline { S _ { 零 } } } \ cdot { \ overline { S _ { 一 } } } ) + ( B \ cdot { \ overline { S _ { 零 } } } \ cdot S _ { 一 } ) + ( C \ cdot S _ { 零 } \ cdot { \ overline { S _ { 一 } } } ) + ( D \ cdot S _ { 零 } \ cdot S _ { 一 } ) $

這款的數據多工器會當由如下的電路實現：

===晶片的級聯===

大型的數據多工器可以由較細的數據多工器級聯來實現。比如講，一个八選一數據多工器會當由兩个四選一數據多工器組成，一个四選一數據多工器會當由兩个二選一數據多工器組成。佇咧前者內底，兩个四選一選擇器的輸出端連接到二選一選擇器，而且兩个四選一選擇器佮一个二選一選擇器的選擇端的引跤平行地接出，就是講「八選一數據多工器」的「三个選擇來引跤」。

===數據選擇集做晶片===

七千四百系列有若干焦積體電路有數據多工器功能，列表如下：

==數據多工器作為可程式化邏輯裝置==

數據多工器仝款被用作可程式化邏輯裝置。通過指定輸入訊號的排列，用戶會當創建一个定製的邏輯電路。選擇引跤充當做邏輯輸入的功能。當生產成本佮模塊化有限的時陣，這種方式十分有路用。

佇硬體描述語言內底，會當採用數據流或者是行為語句對數據濟工器進行描述。比如講，佇咧 Verilog 中，會當用條件運算符 ` 板件 ? 表現出路 : 表現二 ` 抑是使用 ` if ` 條件結構抑是 ` case ` 選擇結構來實現數據多工器。

==參考文獻==

* M . Morris Mano ; Charles R . Kime . Logic and Computer Design Fundamentals 四 . Prentice Hall . 兩千空八 . ISBN  一千三百十九石八千九百二十六 X（英語）.

==相關的內容==

* 數位用戶線接入復用設備
* 多路復用
* 碼分多址
* 頻分多路復用
* 時分多路復用
* 波分復用
* 統計偌重化（英文）

[[分類: 待校正]]