檢視緊閃記持的的原始碼

'''緊閃記持的'''（英語：'''Flash memory'''）， 是一種若像唯讀記持體仝款的記持體，允准對資料來進行濟改的刪除、加入去抑是覆寫。這款記持體足廣的記持卡、隨身碟之中，因為這緊氣改寫的特性非常適合手機仔、筆記型電腦、遊戲主機、掌機之間的檔案轉移，嘛捌是數位相機、數位隨身聽和 PDA 的主要資料轉移方式。

古早的緊閃記持體只要進行一改刪除就會連帶清除掉所有的資料，但是目前已經會當精確到對指定的資料進行單個刪除。佮傳統的硬碟相比的，緊閃記持體有閣較好的動態抗震性，袂因為劇烈咧幌而且造成資料拍無去；緊閃記持體佇咧予人做成記持卡時非常的勇，會使浸咧水，嘛會使抵抗高壓力佮極端溫度；並且緊閃記憶體屬於「非揮發性固態儲存」，非揮發性指的是咧儲存檔案的時無需要消磨電力。以上遮的優點，使得緊閃記憶體真適用佇需要遊歷各種場所並且需要隨時存檔的電子裝置，所以佇小型的會當徙電子裝置當中展現光彩。快閃記憶體的出現快速取代了造價衝懸的普通 EEPROM 抑是需要有保持供電才會當儉資料的 SRAM。

緊閃記持體佇分類頂懸屬於「EEPROM」的一種，但一般講業界所講的 EEPROM 指的是彼種「非快閃式」的普通 EEPROM，並毋是講伊。緊閃記持體以「大區塊抹掉」的方式改寫其體內的資料，因為這種大區塊的特性致使伊的「寫入速度」往往慢於「讀這个速度」，但是嘛致使伊的成本真低「以位元組為單位寫入」的普通 EEPROM。因為普通 EEPROM 需要就有一个一个位元的刪除已經有資料，這予其傳輸的速度極其緩慢，比較之下緊閃記體直接使用「大區塊抹掉」就快得多，佇咧會濟遍用著高畫質畫面、高品質音樂的情形下尤為明顯。

緊閃記憶體閣分做 NOR 佮 NAND 兩型，緊閃記持體上捷看的封裝方式是 TSOP 四十八佮 BGA，佇邏輯介面上的標準因為廠商陣營來分做兩種：ONFI 和 Toggle。手機仔頂懸的緊閃記持體定定以 eMMC、UFS 和 NVME（特用佇蘋果裝置中的快閃記憶體）的方式存在。

==歷史==

緊閃記持的（無論是 NOR 型抑是講 NAND 型）是創作岡富士雄博士一九八空年申請了一个叫做 simultaneously erasable EEPROM 的專利喔。毋過，東芝公司的論資排輩煞予這項劃時代的發明石沉大海，一直到四年以後。「我總算予人牽成矣，會當毋好批准就去工場，予工人鬥做出樣品矣乎」，富士雄講。根據東芝表示強欲閃記憶體之所以號名做「Flash」是由創作岡博士的同事有泉正二建議，因為這種記持的抹除流程予伊想著相機的閃光燈。創作岡博士佇一九八四年的加州舊金山 IEEE 國際電子元件會議（International Electron Devices Meeting , IEDM）發表矣這項發明。Intel 看著這項發明的巨大潛力，並且一九八八年推出第一款商業性的 NOR Flash 晶片。

NOR Flash 需要蓋長的時間來共抹寫，但是伊提供完整的定址佮資料回流排，閣允准隨機存取記憶體上的任何區域，這使的伊非常適合取代古早式的 ROM 晶片。彼當陣 ROM 晶片主要用來儉差不多無需要更新的程式碼，譬如講電腦的 BIOS 抑是普通（Set-top Box）的韌體。NOR Flash 會當承受一萬到一百萬擺抹寫循環，伊仝時陣嘛是早期的可移除式緊閃儲存媒體的基礎。CompactFlash 本來便是以 NOR Flash 為基礎的，雖然伊以後跳槽到成本較低的 NAND Flash。

創作岡富士雄無停止追求，佇咧一九八六年發明矣 NAND Flash，大大降低了製造成本。因為伊的貢獻，東芝獎勵了伊一筆規百美金的獎金佮一位誠懸煞清閒的職位。做一个工程師，伊忍受袂牢這款待遇，不得不辭職進入大學繼續科研。東芝佇一九八九年的國際固態電路會議（ISSCC）上發表矣 NAND Flash。NAND Flash 具有較緊的抹寫時間，而且逐个儲存單元的面積嘛較細，這予 NAND Flash 比較起來 NOR Flash 有較懸的儲存密度佮較低的逐位元成本。同時伊的可抹除次數嘛懸出 NOR Flash 十倍。毋過 NAND Flash 的 I / O 介面並無隨機存取外部位址匯流排，伊必須以區塊性的方式做讀冊，NAND Flash 典型的區塊大細是數百至數千位元。

因為多數微處理器佮微控制器要求位元組等級的隨機存取，所以乎 NAND Flash 無適合取代遐的用鬥載程式的 ROM。對按呢的角度看來，NAND Flash 較像光碟、硬碟這類的次級儲存裝置。NAND Flash 非常適合用佇記憶卡之類的大量儲存裝置。頭一款的建立佇咧 NAND Flash 基礎頂懸的會當移除式儲存媒體是 SmartMedia，此後真濟儲存媒體也綴咧採用 NAND Flash，包括講 MultiMediaCard、Secure Digital、Memory Stick 佮 xD 卡。

佇咧足長的一段時間，東芝公司甚至無承認 NOR flash 是創作岡富士雄發明的，宣稱是 Intel 發明的。一直到 IEEE 佇一九九七年頒予創作岡富士雄特殊貢獻獎後才改口。創作岡富士雄感覺家己的貢獻予東芝公司抹殺矣，佇二空空六年起訴了東芝公司，並且索愛十億日本的補償，最後佮東芝公司達成和解，得著八千七百萬日（合七仔五十八 , 零美元）。

==運作原理==

快閃記持體將資料儲存佇由浮柵金氧半導體場效應電晶體組成的記持單元陣列內，佇咧單階儲存單元（Single-level cell , SLC）裝置內底，逐个單元干焦儉一个元的資訊。啊若濟階儲存單元（Multi-level cell , MLC）裝置是利用多種電錢值的控制予每一个單元會當儉一位元以上的資料，按呢提升矣容量，落低價數，但是減少壽命，效能下降，儲存穩定性下降。目前已經量產矣 TLC（Trinary-Level Cell）閣有 QLC 產品，目前 TLC 抑是主要咧使用的技術。

===NOR Flash===

緊閃記持體的逐个儲存單元佮標準 MOSFET 類似，無仝的是緊閃記持體的電晶體有'''兩个'''毋是一个真極。佇頂懸的是控制閘（Control Gate , CG）， 親像其他 MOS 電晶體。但是伊下跤若是一个以氧化物層佮禮拜遭絕緣浮浪（Floating Gate , FG）。 這乎 FG 囥佇咧 CG 佮 MOSFET 巷路中央。因為這个 FG 佇咧電氣內底是受絕緣層獨立的，所以進入的電子會去予人困佇內底。佇一般的條件下電荷經過多年攏袂脫散。當 FG 掠著電荷的時，伊的部份封鎖掉來自 CG 的電場，並改變這个單元的被值電壓（VT）。 咧讀出的時陣。利用向 CG 的電壓，MOSFET 巷路會變的導電或者是保持特別注意。這視乎該單元的 VT 而定（該當單元的 VT 受著 FG 上的電荷控制）。 這个電流過 MOSFET 巷路，並且以二進位碼的方式來讀出、再現儲存的資料。佇每一个單元儲存一位元以上的資料的 MLC 裝置內底，為著閣較精確的測定 FG 中的電荷位準，是以感應電流的量（毋是單純的有抑是無）達成的。

邏輯上，單層 NOR Flash 單元佇咧預設狀態代表二進位碼內底的「一」值，因為佇用特定的電壓值控制遮極時，流經過通道。經由以下的流程，NOR Flash 單元會當被設定做二進位碼內底「零」值：

* 一 . 著 CG 施加高電壓（通常大過五 V）。
* 二 . 這馬通道拍開，所以電子會當對源極流入取極（想像伊是 NMOS 電晶體）。
* 三 . 源-取電流有夠懸的，會致使某一寡高能電子愈過絕緣層，並且進入到絕緣層頂懸的 FG，這種過程講熱電子注入。

因為取極佮 CG 間有一个大的、反倒轉來極性電壓，藉著量仔鑽磅空應該會當共電子搝出 FG，所以會當提來用這個特性來抹除 NOR Flash 單元（共重新來做「一」狀態）。 現代的 NOR Flash 晶片若是干焦抹掉片段（捷號做區扇（Blocks or sectors）)，抹除操作只會當用這寡區域做基礎進行；所有的區塊內的記持單元攏會予做伙抹掉。猶毋過一般來講，寫入去 NOR Flash 單元的動作煞會當單一位元組的方式來進行。

雖然抹寫攏愛高電壓才會當進行，毋過實際上現今所有緊閃記持體晶片是用著晶片內的電荷 phòng-phù 產生很夠電壓，所以干焦需要一个單一的電壓供應即可。

NOR Flash 會使製作成立體結構，猶毋過猶未量產。

===NAND Flash===

佮非門緊閃記憶體（NAND 閘仔緊取記持體）利用穿磅入寫入去，佮穿磅空放（Tunnel release）抹掉。NAND Flash 佇隨身碟、記持卡佮固態硬碟上攏看會著。

===三 D NAND Flash===

將 NAND 緊閃記持體佇咧垂直方向進行堆疊和互聯，藉以提高單位面積的記持體容量。三 D NAND 會提懸產品容量閣有穩定性，長江儲存三 D NAND 的 Xtacking 技術，會當有效降低佇咧有無仝款製程需求的晶圓之間的干擾，增加執行效率，降低製造難度佮設計難度，提升三 D NAND 的良品率。

==儲存單元電位階數劃分==

通過對緊閃記持體內上細的物理儲存單元的電位劃分無仝款的階數，會當佇一个儲存單元的記持體儲一至濟位元數。常在看的一至四階儲存單元為 SLC、MLC、TLC 和 QLC。

===SLC===

傳統上，每一个儲存單元內儲存一个資訊位元，這號做'''單階儲存單元（Single-Level Cell , SLC）'''，使用這款儲存單元的快閃記憶體嘛號做'''單階儲存單元緊閃記憶體（SLC flash memory）'''，抑是簡稱 SLC 緊閃記持的。SLC 緊閃記憶體的優點是傳輸速度閣較緊，功率銷孝閣較低佮儲存單元的壽命閣較長。毋過，因為每一个儲存單元包含的資訊較少，其實逐百萬的所在愛開較懸的成本來生產，大多數用佇企業上，足少有消費型的 SLC 囥入去裝置提來賣，富士通生產的 FSX 系列是首款使用 SLC 晶片消費型固態硬碟，佇兩千空一十四咧賣。

===MLC===

'''多階儲存單元（Multi-Level Cell , MLC）'''會當佇每一个儲存單元內儲存二个以上的資訊位元，其實「多階」是講電荷充電有幾个𠢕著（即多個電壓值）， 遮爾便的儲存真濟位元的值於每一个儲存單元內底。藉著每一个儲存單元會當儉閣較濟位元，MLC 緊閃記持體會降低生產成本，但是比起講 SLC 緊閃記持的，其傳輸速度會較慢，功率消磨較懸佮儲存單元的壽命較低，所以 MLC 緊閃記持體技術會用佇標準型的記持卡，嘛用佇上捷看的消費型固態硬碟佮隨身碟。另外咧，飛入去半導體的 MirrorBit® 技術，嘛是屬於這類技術。

===TLC===

'''三階儲存單元（Triple-Level Cell , TLC）'''，這款架構的原理佮 MLC 類似，會當佇每一个儲存單元內儲存三个資訊位元。TLC 的寫入速度比 SLC 和 MLC 慢，活命嘛比 SLC 和 MLC 短（使用 LDPC 的話，差不多有一千五百擺）， 差不多一千改。這馬乎，廠商已經無使用 TLC 這个名，是稱其為三-bit MLC。咧使用三 D 技術取代小可縮後，TLC ( 三 D-TLC ) 變做是市場主流。

===QLC===

'''四階儲存單元（Quad-Level Cell , QLC）'''，逐个儲存單元有四个 bits 的格式，壽命為四者上短，大約干焦五百擺。

佇假使低電位表示二進位的零，高電位表示二進位的一時，SLC、MLC、TLC 和 QLC 的電位佮二進位值對比表。

佇表中會當清楚的看著 SLC、MLC、TLC 和 QLC 技術分別共單一个儲存單元劃分做四分之二 / 十六分之八階，提來儉二分之一 / 四分之三個位元數。

==不足的所在==

===區塊抹掉===

緊閃記持體的一種限制佇即使伊會當單一位元組的方式讀抑寫入，但是抹掉一定是一个區域。一般來講攏是設定某一區內底的所有的位元為「一」，拄開始區內底的所有部份攏會當寫，毋過當有任何一个位元被設為「零」時，就干焦會當藉著清除規个區塊來回復「一」的狀態。嘛會使講緊閃記持的（特別是 NOR Flash）會當提供隨機讀佮寫入去操作，煞無法度提供任意的隨機覆寫。猶毋過其上的區域會使寫入佮既存的「零」值仝款長的訊息（新值的零位元是舊值的零位元的超集）。 比如講：有一小區塊的值已經抹除為一千一百十一，然後寫入一千一百十的訊息。紲落來這个區域猶會當照順序寫入去一千空一十、十，上尾仔則是零。毋過實際上少有演算法會當對這款的連續寫入相容性得著好處，一般來講抑是規塊抹掉閣重寫。就算緊閃記持的資料結構袂使完全以一般的方式做更新，但是這允准伊以「標記為不可用」的方式刪除訊息。這種技巧佇每單元儲存加入一位元資料的 MLC 裝置的著愛小可仔做一寡修改按呢。

===記持損蕩去===

另外一項緊閃記持體的限制是伊有抹寫循環的次數限制（大多商業性 SLC 緊閃記持體保證「零」區域有十萬擺的抹寫能力，但是因為製造精度問題其他這區塊無保證，有可能閣會出現完全無法度使用的出廠歹角）。 這个結果部份地予某一寡韌體抑是檔案系統為著佇咧相異區塊間散寫入操作而進行的計算寫入次數佮動態重映射所抵銷；這款的技巧號做損平衡（wear leveling）。 另外一款處理方法叫做歹區管理（Bad Block Management , BBM）。 這種方法是咧寫入時做驗證並進行動態重測，若有驗證失敗的區域就加以戳除。對多數行動裝置來講，遮的磨損管理技術會當延長其內部緊閃記憶體的壽命（甚至出遮的裝置的使用年限）。 此外，遺失部份的資料佇遮的裝置無定著會當接受的。另外會進行大量的資料讀寫循環的懸可靠性資料儲存應用是無建議使用快閃記持體。毋過這款限制無適用佇路由器佮瘦客戶捀（Thin clients）等唯讀式應用，遮裝置往往咧使用冬限內嘛干焦會寫入一改抑是少數幾改爾。

===讀干擾===

所使用的快閃記持體讀取方式綴時間的推移會致使佇仝一區內底上相倚的記持單元內容改變（變成寫入動作）。 這也是所謂的讀干擾。會致使讀干擾現象的讀次數坎介於區塊被抹除間，通常為一百 , 零次。若連紲對一个記持單元讀的，此記持單元將袂受損，受損煞是紲落來被讀的周圍記憶單元。為著避免讀干擾問題，緊閃記持體控制器通常會計算對頂改抹除動作了後的區塊讀動作總次數。當計數值超過所設定的目標值的坎站，受影響的區塊會予人複製到一个新的區塊，才閣共原區塊抹掉了後釋放到區塊回收區中。原區塊咧抹除動作了後就若新的仝款。若緊閃記持體控制器無即時介入時，'''讀干擾'''錯誤就會發生，若是錯誤傷濟煞無法度予 ECC 機制修復的時陣就會綴著可能的資料遺失。

===寫入去（編程）干擾===

寫入去干擾（編程干擾）是講做對頁（page）進行寫入去的時陣，因為極產值電壓接近的關係，相鄰的所在（bit）嘛予人衝懸，從造成相鄰的位出錯。緊閃記憶體電錢非常無穩定，相鄰儲存電荷的懸浮門會相佮干擾，造成相鄰懸浮門間的 bit 錯誤，MLC 因為存在四組接近的電壓，佮 SLC 相比並閣較容易受著干擾。這馬的主控韌體已經支援來使用互斥抑是的方式雖然可能的將資料拍亂到盡量每一个 bit 互相中間是互相反轉的方式雖然可能減少這款情形對資料儲存穩定性的干擾

==低階存取==

緊閃記憶體晶片的低階介面通常佮透過支援外界的定址匯流排行隨機存取的 DRAM、ROM、EEPROM 等記憶體無仝。NOR Flash 本身為讀操作（支援隨機存取）提供外部定址匯流排；若是解鎖、抹掉佮寫入愛區域-區塊（Block-by-block）的方式進行，典型的區域大細為六十四、一百二十八葩或者是兩百五十六位元組。NAND Flash 所有的動作攏著愛用區塊性的基礎（Block-wise fashion）執行，包含讀、寫、解鎖佮抹除。

===NOR Flash===

對 NOR Flash 讀資料的方式佮對 RAM 讀資料相倚，只要提供資料的住址，資料敆流排就會當正確的匯出資料。是以上的原因，多數微處理器會當將 NOR Flash 成做原地執行（Execute in place , XIP）記持體使用，這意味儲存在 NOR Flash 上的程式毋免複製著 RAM 就會當直接執行。

因為 NOR Flash 無原生歹區管理，所以若一旦儲存區塊發生毀損，軟體抑是趕動程式著愛接手這个問題，若無可能會致使裝置發生異常。咧解鎖、抹掉抑是寫入去 NOR Flash 區域的時陣，特殊的指令會先寫入去已經繪測的記持區的第一頁（Page）。 紲落來緊閃記憶晶片會提供可用的指令清單予實體驅動程式，遮的指令是對通用快閃記持體介面（Common Flash memory Interface , CFI）所界定的。佮用佇隨機存取的 ROM 無仝，NOR Flash 也會當用佇儲存裝置頂懸；猶毋過佮 NAND Flash 相比並，NOR Flash 的這个寫入速度一般來講會慢慢仔誠濟。NOR Flash 上捷看著用途之一就是 BIOS ROM 晶片。

===NAND Flash===

東芝佇一九八九年發表矣 NAND Flash 架構，這款記持體的存取方式類似硬碟、記持卡佇彼个區塊性的儲存裝置，每一个區域由數個頁所構成。一般來講遮的頁的大細為五百十二抑是兩千空四十八抑是四千空九十六位元組。佇每一个頁之間彼此的連接區域會有幾个位元組（一般來講是資料大細的三十二分之一）， 遮的空間用著儲存的錯誤修正碼的校驗佮。以下是一寡典型的區域大細：

* 每三十二个五百十二 + 十六位元組的頁為一个大細是十六 KB 的區塊
* 每六十四个兩千空四十八 + 六十四位元組的頁為一个大細是一百二十八 KB 的區塊
* 每六十四个四千空九十六 + 一百二十八个元組的頁為一个大細是兩百五十六 KB 的區塊
* 每一百二十八个四千空九十六 + 一百二十八位元組的頁為一个大細是五百十二 KB 的區塊讀佮寫入動作會當「頁」為單位偏徙量進行，抹除動作只會使「區塊」為單位偏徙量進行。NAND Flash 猶閣有一項限制就是區塊內的資料只能序列性的寫入。
操作次數（Number of Operations , NOPs）著愛代表「頁」會當予人寫入來的次數。目前 MLC 的 NOPs 是一；而且 SLC 是四。
NAND Flash 也需要由裝置驅動程式軟體抑是分離的控制器晶片來進行歹區管理，比如講 SD 卡內部便包含實行歹區管理佮消磨平衡的電路。做一个邏輯區予高階軟體存取的時，邏輯區的對應著實體區的工課是由驅動程式抑是控制台灣來進行。

===標準化===

開放式 NAND 型緊閃記持體介面工作小組（Open NAND Flash Interface Working Group ( ONFI ) ) 成做真緊閃記持體晶片開發完成一份標準化低階存取介面規格冊。這份規格允准並確認了來自無仝供應商的快閃記憶體元件間的互通性。《開放式緊閃記憶體介面規格冊版本一杯零》佇二空空六年十二月二十八號釋出。規定對：

* 下列緊閃記憶體積體電路封裝型式的標準實體介面 ( 接跤排列 )：TSOP 被四十八、WSOP 被四十八、LGA 抹五十二佮 BGA 鋪六十三。
* 一組讀取、寫入去、佮抹除緊閃記憶體晶片的標準命令集
* 一種自我辨識的機制 ( 比較起來 SDRAM 記持體模組的序列式存在偵測特性）

支援 ONFI 小組的主要緊閃記持體製造商包含有：海力士、英特爾、美光科技佮恆憶，嘛有與緊閃記持體晶片結合元件的主要製造商。

一陣供應商，包含英特爾、戴爾佮微軟成立非揮發性記憶體主控制器介面 ( Non-Volatile Memory Host Controller Interface ( NVMHCI ) ) 工作小組。此小組的目的是提供標準的非揮發性記持體軟硬體程式設計介面，包含有連接著 PCI Express 匯流排的 " 緊閃緊取 "（flash cache）元件。

==NOR 型佮 NAND 型強欲閃記持的差別==

NOR 型佮 NAND 型緊閃記憶體上主要的兩个險險仔：

* 連接個別記憶單元的方法無仝
* 讀的寫入記持體的介面無仝（NOR 型緊閃記憶體允准隨機存取，而且 NAND 型緊閃記憶體只會使允准頁存取）

以上兩點是相關的 NAND 型緊閃記憶體研發所做出的設計抉擇。NAND 緊閃記持體發展的一个目標是為著欲減少所需要的晶片面積來實現予定的緊閃記憶體容量，對而且降低逐位元的成本，並且推升晶片上蓋大容量，按呢就會當佮磁性儲存裝置互相競爭，如硬碟。

NOR 和 NAND 型緊閃記憶體是由記憶單元間的內部連接結構煞有名的。NOR 型緊閃記憶體內部記憶單元以平行方式連接著位元線，容允一个別讀佮程式化記憶單元。這種記憶單元的平行連接類似著 CMOS NOR 閘著的電晶體平行連接。NAND 型緊閃記憶體內部記憶單元以順序方式連接，類似 NAND 閘。順序連接方式所占空間較平行連接方式為細，降低矣 NAND 型緊閃記持體的成本。

NOR 型緊閃記持體面世後，成做比現有的 EPROM 佮 EEPROM 記持閣較經濟、閣較方便的複寫型唯讀記持體。所以，隨機存取的讀號電路是需要的。毋過，NOR 型緊閃記持體當做是唯讀記持體使用的時的讀取次數佇咧預期上通常遠大於寫入次數，所以其內容的寫入電路是相當慢的，並且干焦提供區塊抹除功能。另外一方面，使用快閃記憶目的應用，就是取代硬碟，無需要字元組層級的址線，因為字元組層級的住址線干焦會增加無謂的複雜度佮成本。

因為採用順序連接方式佮去除字元組的接觸點，NAND 型緊閃記憶體記憶單元的大型閘所占面積干焦 NOR 型記持單元的百分之六十（準講是採用仝款的 CMOS 製程，如一百三十 nm、九十 nm 抑是六十五 nm）。 NAND 型記持體的設計者理解著緊閃記持體的面積，佇咧徙掉外部的址線佮資料回流排電路了後，將會當縮一步縮小。取代之的是，外部裝置也會當用順序存取命令佮資料暫存器佮 NAND 型緊閃記憶體溝通，是由記持體內部取得所需資料閣將其輸出。選擇這種設計的方式會當予 NAND 型緊閃記持體無法度隨機存取，猶毋過 NAND 型緊閃記憶體的主要目標是取代硬碟，毋是唯讀記持體。

===寫入續航力===

NOR 型緊閃記持的 SLC 浮閘的寫入續航力通常大於抑是等於 NAND 型緊閃記持的，毋過 MLC NOR 型佮 NAND 型緊閃記持體有相倚的續航能力。

NAND 型佮 NOR 型緊閃記持體規格冊所提供的寫入續航週期的速率：

* SLC NAND 型緊閃記憶體的續航率通常落佇十萬擺（Samsung OneNAND KFW 四 G 十六 Q 二 M）
* MLC NAND 型緊閃記持體對早期中型的容量應用的續航力通常落佇咧五千至一萬改（Samsung K 九 G 八 G 八 U 零 M）， 對尾期大型容量應用的續航率是落佇咧一千至三千遍。
* TLC NAND 型緊閃記持體的續航率通常落佇一千遍抑是閣較濟（Samsung 八百四十）； 以多層結構取代微縮及採用 LDPC 學校正、攏延長矣續航率。
* QLC NAND 型緊閃記憶體的續航率會當達到五百至一千遍。
* SLC 浮柵 NOR 型緊閃記憶體通常有著十萬至百萬次的寫入續航率（Numonyx M 五十八 BW 一百 k ; Spansion S 二十九 CD 十六 J 一 , 零 k）
* MLC 浮柵 NOR 型緊閃記憶體通常有著十萬的寫入續航率（Numonyx J 三 flash）

以上資料只是大概的標稱數值，實際寫入壽命佮無仝廠商的產品技術佮定位有關係。使用較幼路化的製程，會當提懸產品讀寫效能佮容量，但是同時咧寫入壽命方面可能會面對閣較大的挑戰。使用的記持共調查 memory over-provisioning 的特定演算法佮設計範例，會當用來調節儲存系統的續航率來符合特定的需求。損蕩平衡是閃記憶體產品使用壽命的必要保證，佇咧 USB 隨身碟佮固態硬碟頂產品中，攏有相關支援。

==緊閃記憶體檔案系統==

因為緊閃記憶體的特別性，上好共使用一个額外的控制器來實行記持損蕩平衡佮錯誤修正（目前真大部份 SSD 的主控內建快閃記持體壽命磨損均衡功能佮管理 ECC 糾錯區域）抑是一个特別設計的快閃記憶體檔案系統，來共對媒體的寫入動作佮 NOR 緊閃記持體區塊的長抹除時間的處理動作分開。緊閃記憶體檔案系統的背景觀念如下：當緊閃記持體的儲存內容被更新的時，主控會改變的資料寫入一个新的區域，建立位址對應，才閣揣時間抹除舊的標記攏共刣掉的區域（這馬支援 TRIM 指令的 SSD 會用得使用 TRIM 指令整理已經標記刪除的塊）。

特別的所在是，緊閃記憶體檔案系統干焦使用 MTDs（memory technology devices）， 此裝置具有內嵌式緊閃記持體，毋過無控制器。會當快閃記憶卡佮隨身碟攏有內建控制器來實行記持用平衡佮錯誤修正，所以使用特別的快閃記憶體檔案系統並袂增加任何的好處。

多數的情況下，緊閃記憶體佮電腦之間存在一个中央層（大多數為主控晶片）， 將快閃記憶體類比成磁碟使用。對頂層軟體佮使用者來講，並無需要關心緊閃記憶體的實際細節。

==容量==

一般採用多粒快閃記憶體晶片組成陣列的方式來達到增加高容量的目的，這種方式使用佇消費性電子產品內底，如多媒體掰放器抑是全球定位系統當中。因為緊閃記憶體屬於積體電路，所以緊閃記持體晶片的容量通常遵循摩爾定律。緊閃記憶體會當通過工藝的進化佮三 D IC 多層疊起來的方式閣較懸的容量。但是閃記持體工藝到十六 nm 以下的時會出現嚴重漏電，致使內部短路或者是寫入時干擾其他的塊，所以目前的緊閃記持體工藝大部份是十六 nm 到二十四 nm 之間以防止過懸的漏電。啊若佇咧散賣的緊閃記持體封裝產品內底，會使通過包含偌緊閃記憶體晶體（講號做多管芯）來得著閣較懸的容量。控制器會當通過無仝款的 CE 訊號，選擇無仝款的管心來進行操作。

消費性緊閃記憶體儲存裝置一般使用二的整數次冪（二、四、八等等）來標示會使用的容量大細，終其尾是以百萬位組（MB）或者是十億位元組（GB）來表示，比如講：五百十二 MB，八 GB。毋過如果要取代傳統硬碟（HDD）的固態硬碟（SSD）裝置是用十的整數倍數來表示容量大細，如一 , 零 , 零位元組和一 , 零 , 零 , 零位元組，這是因為傳統硬碟標示容量大細就算是使用十進制詞頭。所以，固態硬碟上標示 " 六十四 GB "，表示實際上至少有六十四 × 一 , 三位元組（六十四 GB）， 通常閣較大淡薄仔。大部份使用者是會感覺容量減於𪜶的檔案，這是因為主控的韌體資訊佮歹消息使用一寡空間。同時，一寡作業系統容量標記的標記佮生產商的標記方式無仝款嘛造成這个問題（透濫 MB 和 MiB）。

緊閃記持體晶片內底的容量大細是以二進位倍數算，但並毋是所有的實際容量空間攏會使予人驅動器介面所使用。緊閃記持體晶片實際的容量會大於出廠會用容量，抑是講，會當用容量會小於晶片容量，這是為著欲寄囥寫入的快閃記憶體壽命磨損均衡表（FTL）（記持損蕩平衡）、 出廠的預留空間、分割區表、錯誤修正碼、佮裝置內部的韌體程式運算所需要的其他中繼資料。

二空空五年，東芝佮新帝公司使用真濟階儲存單元（multi-level cell，MLC）技術開發出會當儉一寡 GB 資料量的 NAND 緊閃記持體晶片，MLC 有佇咧上細的記持單元中儲存兩个位元資料的能力。二空空五年九月，三星電子宣佈開發出世界上頭一粒二 GB 緊閃記持體晶片。

二空空六年三月，三星電子宣佈開發出容量做四 GB 的固態硬碟機，比筆記型電腦所使用的仝款容量硬碟閣較欲來的小。二空空六年九月，三星電子宣布使用四十奈米製程量產八 GB 緊閃記持體晶片。

二空空八年一月，新帝公司宣布十六 GB 的 MicroSDHC 和三十二 GB 的 SDHC Plus 記持卡開始賣。

二空一二年後的緊閃記持體儲存裝置有較大的容量，如六十四、一百二八佮兩百五十六 GB。一寡閣較大容量的固態硬碟，根據容量大細，會當提去使用來做規个電腦的備份硬碟。

猶原有小容量的緊閃記持體晶片生產以供 BIOS-ROM 和躉入式來應用，容量大細約是一 MB 抑是以下。

==傳輸速率==

NAND 緊閃記憶卡的讀取速度真遠寫佇速度。

做晶片磨損，抹除佮程式的操作速度會降到相當慢，主控需要閣較大電壓進行操作佮閣較長的時間保證資料完整佮建立 ECC 資料。傳達真濟个小型檔案的時陣，若是每一个檔案長度攏細快閃記憶體晶片所定義的區域大細漢的時，因為逐改拭寫規塊，致使寫入去的時陣需要將已經有資料移到這个空閒的區域，逐改讀寫攏愛操作濟改，就可能致使足低的傳輸速率。存取的慢敗嘛會影響效能，毋過猶是比硬碟的慢敗影響小。但是佇咧現有的分割區的檔案系統內底，已經開始咧設以緊閃記持體和 Advanced format 磁區配機械硬碟仝款的四千空九十六位元組為一个磁區對齊快閃記憶體塊佮機械硬碟的物理磁區進行磁區讀寫解決這个問題，逐改寫入資料細於一个磁區的時陣，會將不足一个磁區的資料寫入後的磁區空縫天間置空，並且後改寫入一个檔案的時陣干焦會當單獨閣使用一个磁區以防止二改讀寫仝一个塊徙動資料致使的寫入去慢慢仔。

有當時仔伊速度以 MB / s（每秒百萬位元組）表示，抑是用舊式單速光碟機速度的倍數表示，如六十 ×、一百 × 抑是百五 ×。佇遮，一 × 等於百五 KB / s。比如講伊，一百 × 的記持卡的傳輸速率為著一百五十 kB / s× 一百=十五 , 零 kB / s。

緊閃記持體控制器的品質嘛是影響效能的因素之一。即使緊閃記憶體干焦咧製造的時做縮小晶粒（die-shrink）的改變，毋過若欠缺合適的控制器，就可能引起速度的降級。

無仝種的、無仝款工藝、無仝款技術愛平的 NAND 緊閃記持體佇咧讀寫速率頂懸有差，同時，緊閃記持體產品的讀寫效能嘛佮讀寫方式有關係。一般緊閃記持體的資料介面為八位元或者是十六位元，其中八位元較捷看著。若是產品支援多專工並列讀寫，就會有閣較懸的速度。同時，若產品支援 DDR、interleave 技術，嘛會使提高速度。DDR 是儲存產品佇咧時脈 ( clock ) 漲起來沿路下降沿攏會當讀寫資料，對提高效能。interleave 是儲存產品內底無仝款 bank 抑是 plane 間交含著讀寫，控制器佇運算物件尚處佇咧無閒狀態的時陣，即時會當轉去另外一方操作，從而且提高速度。若仝類快閃記憶體內底有非同步模式佮同步模式之分，其中仝步模式的讀寫速度會閣較緊。

==應用==

===序列介面緊走記持體===

序列介面緊閃記憶體是一種使用序列式介面（通常使用序列周邊介面匯流排（SPI）） 來循序存取資料的內容，小型而且低功率的快閃記憶體。去使用佇1875入式系統頂懸的時陣，序列式緊閃記持體比平行式緊閃記持體佇印刷電路枋頂懸所需要的連接線數少得濟；因為序列式介面會當一擺同時傳送佮接受資料的一个位元，這予圓列式緊閃記憶體有減少佇印刷電路枋頂懸所占面積、食電量佮整體系統成本的優勢。

有幾若个理由說明是按怎使用較少外部接跤的序列式元件，毋是用平行式的元件，會當大大降低整體的成本：

* 真濟特殊應用積體電路是受接墊所限制的〈Pad-limited〉，意思是晶粒的大細是由引線鍵合接苴的數量所決定，毋是因為元件邏輯閘著功能複雜度所決定。減少鍵合接苴數自然允准閣較精簡的積體電路佇閣較細的晶粒頂；這嘛增加晶圓上所會當製造出的晶粒數量，仝彼時陣也降低了單位晶粒的成本。
* 佇外口咧接跤的數目，仝時陣降低矣 IC 組組佮封裝的成本。序列式介面元件比平行式介面元件所使用的封裝型式來的細而且簡單。
* 封裝型式細粒佮較低的外在接跤數目，所以占據的 PCB 面積嘛細。
* 較少的外在接跤數目，嘛簡化矣 PCB 頂懸踅線的複雜度。

SPI 緊閃記持體的型式主要有兩種：一種是小頁的特性而且內含一个抑是幾若个內部 SRAM 的頁緩衝區，會當予規个頁的資料攏讀入緩衝區、修改部份的資料、才閣寫回緊閃記憶佇咧（比如講 Atmel 的 _ DataFlash _：AT 四十五，Micron Technology 頁抹除 NOR 型緊閃記持的）。 另外一種誠大的區段。一般來講，SPI 緊閃記持體的上細區段大細是四 kB，上大會當達到六十四 kB。因為這類 SPI 緊閃記持欠缺內部 SRAM 緩衝區，修改的資料的時陣著愛共彼个完整的資料頁讀出，才閣修改資料了後，寫回緊閃記持體中，予伊管理的速度變慢。SPI 緊閃記憶體比平行式介面緊閃記憶俗，所以應該用佇具有程式碼影射（Code-Shadowing）功能的系統上，是一个袂䆀的選擇。

這兩種型式的快閃記憶體無簡單做著簡單的直接換，因為無仝款的外部接跤而且命令集嘛互相無相容。

====韌體儲存====

隨著這馬 CPU 的速度愈來愈緊，平行式介面快閃記憶體元件的速度通常是較細佇佮其他接的電腦系統記憶體匯流排速度。比較起來，目前的 SRAM 儉的時間通常較細佇咧十 ns，而且 DDR 二 SDRAM 儉的時間一般得著小於二十 ns。因為這个因素，一般合理的使用方式是將愛囥佇影射記持體內底程式碼預先寄囥佇快閃記持體中，並佇咧 CPU 執行程式碼進前將快閃記憶體中的程式碼複製到影射記持體中，按呢喔一來，CPU 就會當用上高速度來取用程式碼。裝置的韌體嘛會使預先囥佇序列式介面緊閃記持體中，佇裝置啟動了後，共複製過來 SDRAM 抑是 SRAM 內底。使用外部序列式快閃記持體毋免晶片中內底的一千四百九十五歲閃記持體是因為晶片製程上的考慮妥協的結果（適用佇高速邏輯製程通常無適用佇快閃記持體，反之亦然）。 若有需要將一个大區域的韌體程式碼讀入時，通常會事先將程式碼壓縮了後閣存入緊閃記持體中，就會當縮小快閃記憶體晶片頂懸予人使用的區域。典型的序列式介面快閃記憶體應用佇韌體儲存頂懸有：硬碟、乙太網路控制器、DSL 數據機、無線網卡等等。對於 UEFI 來講，因為佇咧 UEFI 啟動過程的 DXE 階段前 UEFI 對主記持體的存取有限，所以乎 UEFI 韌體通常儲存佇咧 NOR Flash 中。

===快閃記憶體作為硬碟的替代品===

最近另外一个強欲閃記持的應用就是做為硬碟的替代品。因為強欲閃記憶體無硬碟機械因素的限制並且會當多單元並列存取，所以固態硬碟（SSD）佇咧速度、噪音、食電量佮會靠度等等的因素的考量是非常吸引人的。快閃記憶體元件正取得可紮式行動裝置上第二儲存元件的地位。同時使用佇高效能桌頂型電腦佮一寡有 RAID 和 SAN 架構的侍服器上作為硬碟的替代品。

但是以緊閃記憶體為基礎的固態硬碟，也存在其他方面的因素，會使伊並無有吸引力。親像強欲閃記持體每一千兆位元的成本猶原比硬碟懸出誠濟。另外一个無具吸引的因素就是閃記持體有有限的 P / E 循環次數，但是這个因素會當透過程式優化，目前敢若已經是控制能力的範圍內，加上容量的增大予每單位讀寫次數減少，予伊的使用壽命會當達到傳統硬碟甚至閣較懸的水準，所以𪜶緊閃記持體為基礎的固態硬碟嘛有施行了佮現有硬碟仝款的保固政策。

對關聯性的資料庫抑是其他使用 ACID 的資料庫事務系統上，就算是使用目前上慢的緊閃記憶體儲存媒體也會當比使用硬碟所組成的陣列，佇咧速度的表現頂頭有明顯的提升。

佇二空空六年六月，三星發佈第一批配備緊閃記憶體固態硬碟的個人電腦：Q 一-SSD 佮 Q 三十-SSD，攏總使用三十二 GB 的固態硬碟，並且初期只佇咧南韓地區發售。

佇二空空八年，固態硬碟成做頭一版 MacBook Air 的這个選用配備，並且對二空一空年起，固態硬碟成做所有的 Macbook Air 筆記型電腦的標準配備。二空一一年後開始，因為固態硬碟變做 Intel 所倡議超極致筆電的一部份，超薄筆記型電腦以固態硬碟為標準配備的數量沓沓仔增加。因為固態硬碟的效能遠懸於機械硬碟，所以二空一一年以後固態硬碟佇 PC 最慢步得到普及。

嘛有混合型技術，諸如混合型硬碟佮 ReadyBoost，試看覓將兩種技術的優點合併，使用快閃記憶體作為硬碟上捷用而且真少修改的檔案，如應用程式佮作業系統的執行檔，的高速非揮發性緊取；抑是使用固態硬碟加快機械硬碟的讀寫速度。

===快閃記憶體作為隨機存取記憶體===

節甲二空一二年，有真濟的試驗想欲共快閃記憶體成做是電腦的主記憶體，動態隨機存取記憶體（DRAM）。 佇這个應用角色上，閃記持的速度是比現有的 DRAM 慢，但是電量煞佇咧較細 DRAM。但是緊閃記持體的壽命嘛是需要注意的問題。緊閃記憶體的壽命通常是幾千擺 P / E，而且 RAM 的壽命差不多是無盡的 P / E 次數，快閃記持體壽命耗盡有可能會致使資料的遺失，系統崩潰。

===快閃記憶體作為長時間檔案儲存媒體===

目前大部份廠家攏會標明保修期佮資料儲存的時陣定，目前大部份的三 D TLC 緊閃記持體為基礎的 SSD 已經會當達到一零年穩定的儲存資料。但是某一寡晶片穩定性極差，就算講是原廠的原裝正式版閃記持體，但是有可能會足緊就有資料錯誤（海力士十六 nm 製程產品 cell 漏電問題）

==工業產值==

二空空八年，一个資料當中表示強欲閃記憶體佇咧製造佮銷售頂懸的工業產值約做 US $ 九十一億。二空空六年，另外一寡資料會緊閃記持體市場規模預估為超過 US $ 兩百億，這是根據整體半導體市場超過百分之八佮全部半導體記憶體市場超過百分之三十四的成長。

根據 DRAMeXchange 的研究報告，二空空七年全球 Flash 產業的市場規模為一百三十三億六千八百萬美金，二空空八年是一百十四億一千八百萬美金，整體營收降低了十四點六％， 主要的原因是受著產品平均單價降低的影響。

根據 DRAMeXchange 佇二空空九年二月所發佈的二空空八年規年 NAND 型緊閃記憶體品牌廠商營收排名資料，第一為南韓廠商三星（Samsung）市佔率懸到百分之四十五點四（四十六億一千四百萬美金）， 其次是日本廠商東芝（Toshiba）的百分之二十八堵一（三十二億五百萬美金）， 第三是南韓廠商 Hynix 的百分之十五孵一（十七億兩千七百萬美金）， 第四為美國廠商美光（Micron）七鼗九％（ 八億九千七百萬美金）， 第五為美國廠商英特爾（Intel）五瀨八％（ 六億六千萬美金）， 第六是歐洲廠商恆憶（Numonyx，STMicro）百分之二石六（營收為兩億九千五百萬美金）。

佇二空一二年，預估緊閃記憶體市場落佇咧 $ 兩百六十八億。毋過根據二空一三年四月 DRAMeXchange 的調查數據顯示，二空一二年全年 NAND 型緊閃記憶體品牌廠商總營收落佇一百九十億六千兩百萬美金，比較二空一一年衰退百分之六點六。

==未來展望==

因為 NAND 型緊閃記憶體本身相對簡單的結構佮對懸容量的懸需求關係，共伊叫做電子元件內底，佇技術規模上發展上積極的。只有少數幾間厝頂尖的製造商會當佇咧懸度的競爭中，積極的開發出縮小設計規則抑是製程技術里程點。
雖然原始版本摩爾定律所來預測 sài-sù 縮小一半時程因為每三年，但是佇近期 NAND 型緊閃記憶體的例頂這个因子煞是每兩年。

佇二空一二年十一月，三星宣布已經開始咧磅十 nm 的晶片，這暗示上細漢幾何形狀介於十至十九 nm 間。

因為緊閃記持體的上小組成元件已經予上細化到極致的關係，未來的快閃記憶體密度的增加，共倚靠閣較高級別的 MLC，抑是講幾若層疊佮製程改善來驅動。對縮小 sài-sù 伴隨而來的耐久性降低佮無正確位元錯誤率增加，遮的攏會當藉著改善的錯誤修正機制來彌補。就算講有這寡進步，已經有經濟規模的快閃記憶體佇咧 sài-sù 上也難以愈來愈細。緊閃記持體本身的讀寫速度有限，並且有寫入次數限制。有一寡有光明展望的新技術（就親像鐵電隨機存取記憶體（FeRAM）、 磁阻式隨機存取記憶體（MRAM）、 會當編程金屬化單元（PMC）、 電阻式記憶體（ReRAM）、 相變化記憶體（PCM）佮其他 ) 攏佇咧探索佮研發中間，希望會當閣較大規模的取代快閃記憶體。

隨著 NAND 製程愈來愈細，縮短製程提高儲存密度已經誠困難。上新的 NAND 技術予人號做三 D-NAND，這種材料改變兩 D-NAND 單層的設計，將三十二層、六十四層 NAND 進行疊，自按呢提高儲存密度。當前美光、SK-海力士、東芝、威騰電子、三星幾大 NAND 廠商均已經有家己的三 D-NAND 產品。第一代基於三 D-NAND 的固態硬碟嘛已經開始廣泛應用佇資料中心佮消費級電腦。藉助三 D-NAND，固態硬碟容量得著質的提升，佇二空一七年中國國內一間廠商 Memblaze 發布的 PBlaze 五 PCIe SSD 已經上懸矣會當做到十一 TB 可用容量。

===新型儲存媒介===

二空一五年，英特爾佮美光聯合發布矣 xPoint 新型儲存媒介，這款媒介是一種相變儲存材料（毋是 NAND 抑是講 Nor）， 當下主要用佇英特爾的 Optane 固態硬碟中。

==參見==

* 緊閃記憶體檔案系統列表
* USB 加密記持體
* 開放式 NAND 型緊閃記持體介面工作小組
* 寫入去放大
* 緊閃記持體轉換層
* 快閃碟
* 飛索半導體
* SD 卡
* 閃存控制器

==參考文獻==

==外部連結==

* 給 Linux 系統的快閃檔案系統（英文）
* 介紹 YAFFS，首个 NAND 緊閃記憶體專用檔案系統（英文）
* YAFFS-Yet Another Flash Filing System , is a filing system optimised for NAND Flash chips ( GPL )（英文）
* Memory Technology Device ( MTD ) Subsystem for Linux（英文）
* 閃記持體按怎工課（英文）
* HDD Repair Tool（英文）
* Linux 記持體技術裝置 ─ ─ NAND（英文）
* STMicroelectronics 官網（英文）
* 開放式 NAND 型緊閃記持體介面（英文）
* Cypress 半導體（英文）
* How to Custom USB Flash Drive（英文）
* China USB Flash Drive（英文）

[[分類: 待校正]]