檢視電子設計自動化的原始碼

'''電子設計自動化'''（英語：Electronic design automation，縮寫：'''EDA'''）是講利用計算機輔助設計（CAD）軟體，來完成超大型積體的電路（VLSI）晶片的功能設計、綜合的、驗證、物理設計（包括布局、布線、版圖、設計規則檢查等等）等流程的設計方式。

==歷史佮發展==

佇電子設計自動化出現進前，設計人員著愛手工完成積體電路的設計、布線遮的工課，這是因為彼當陣所謂積體電路的複雜程度趕袂赴這馬。工業界開始使用幾若个學方法來製造用佇電路光繪（photoplotter）的黏布。

到甲一九七空年代中期，開發人員欲試共規个設計過程自動化，毋但滿足自動完成掩膜草圖。頭一个電路佈局、布線工具研發成功。設計自動化研討會（Design Automation Conference）佇這站期予人創立，旨咧促進電子設計自動化的發展。

電子設計自動化發展的後一个重要的階段以卡片爾 ・ 米德（Carver Mead）和琳 ・ 康維佇一九八空年發表的論文《超大型積體電路系統導論》（_ Introduction to VLSI Systems _）為標誌。這篇有重大的意義文提出了通過程式語言來進行晶片設計的新思想。若想欲得著實現，晶片設計的複雜程度會當得著顯明提升。這主要著愛益於用來做積體電路邏輯仿真、功能驗證的工具的性能得著相當的改善。隨著計算機仿真技術的發展，設計項目會當佇咧構建實際硬體電路進前進行仿真，晶片布局、布線對人工設計的要求降低，而且軟體錯誤率不斷降低。一直到今仔日，就算所用的語言佮工具猶原不斷咧發展，但是通過程式語言來設計、驗證電路預期的行為，利用工具軟體綜合會著低抽象級（抑是稱「後端」）物理設計這種途徑，猶原是數位積體電路設計的基礎。

對一九八一年開始，電子設計自動化沓沓仔開始商業化。一九八四年的設計自動化會議（Design Automation Conference）上閣有辦第一个以電子設計自動化做主題的銷售展覽。Gateway 設計自動化佇一九八六年推出一種硬體描述語言 Verilog，這種語言佇這馬是上時行的高級抽象設計語言。一九八七年，佇美國國防部的資助之下，另外一種硬體描寫語言 VHDL 創造出來的。現代的電子設計自動化設計工具會當識別、讀無仝類型的硬體描述。根據遮的語言規範產生的各種仿真系統窸倏予人推出，予設計人員會當對設計的晶片進行直接仿真。後來，技術的發展閣較重頭對邏輯綜合。

入去二十一世紀了後，一方面，三家大 EDA 公司（Synopsys、Cadence、Mentor）通過幾若遍的併購整合，完善設計全流程，𫝏錢了三巨頭競爭格局。另外一方面，EDA 公司開始真深入製造領域，發展出了 OPC 等製造 EDA 的工具猶閣有製造性設計（DFM）工具。同時，晶圓廠成做 EDA 的深度用戶，毋但是佇製造方面需要使用 EDA 工具，佇咧標準單元庫、SRAM 設計上攏愛用。此外，領先晶圓廠每兩年開發一代製程，其中 EDA 的規套設計流程需要佇新製程頂懸驗證。EDA 嘛開始佇咧早期製程研發中介入，幫助解決閣較複雜的設計規則佮種種難題。晶圓廠提供的 Signoff 簽核流程決定矣設計公司設計出的晶片敢會當佇晶圓製造廠順利生產。而且 Signoff 簽核的主要工具就是 EDA，你會講 EDA 是架起去設計佮製造溝通的橋梁。同時，先進製程迵天代嘛驅動矣 EDA 的創新。可見，現此時 EDA 佇產業鏈已經有引𤆬真輕重的作用。

目前的數位積體電路的設計攏較模組化（參見積體電路設計、設計收斂（Design closure）佮設計流（Design flow ( EDA )））。半導體元件製造製程需要標準化的設計來描述，高抽象級的描述將被編譯做信息單元（cell）彼个形體。設計人員咧進行邏輯設計時尚無需要考慮信息單元的具體硬體製程。利用特定的積體電路製造製程來實現硬體電路，信息單元就會實施預定義的邏輯抑是其他的電子功能。半導體硬體廠商大部份攏會為𪜶製造的元件提供「元件庫」，並且提供相應的標準化仿真模型。相比數位的電子設計自動化工具，類比系統的電子設計自動化工具大多數並毋是模組化的，這是因為類比電路的功能閣較複雜，而且無仝一部份的互相影響較強，而且作用規律複雜，電子元件大多數無遐爾仔理想。Verilog AMS 就是一種用佇類比電子設計的硬體描述語言。此外，設計人員會當使用硬體驗證語言來完成項目的驗證工作目前上新的發展趨勢是欲集描述語言、驗證的語言集成做一體，典型的例有 SystemVerilog。

隨著積體電路規模的擴大、半導體技術的發展，EDA 的重要性急劇增加。遮的工具使用者包括半導體元件製造中心的硬體技術人員，𪜶的工課是操作半導體元件製造設備閣管理規个工課車間。一寡仔以設計做主要的業務的公司，嘛會使用電子設計自動化軟體來評估製造部門是毋是有法度適應新的設計任務。電子設計自動化工具猶閣被用來共設計的功能導入到類似現場可程式化邏輯閘陣列的半定製可程式邏輯裝置，抑是生產全定製的特殊應用積體電路。

==現況==

這陣數位電路非常的模組化（參見積體電路設計、設計收斂、設計的流程 ( EDA )）， 產線上前端將設計流程標準化，共設計流程區分做真濟「細胞」（cells）， 暫不考慮技術，紲落去細胞是以特定的積體電路技術實現邏輯抑是其他的電子功能。製造商通常會提供組件庫（libraries of components）， 佮符合標準類比工具的類型予生產流程。類比 EDA 工具較無模組化，因為伊需要閣較濟的功能，零件間需要閣較濟的互動，啊若零件一般講較無理想。

佇電子產業內底，因為半導體產業的規模日本上益擴大，EDA 扮演愈來愈重要的角色。使用這項技術的廠商多數是做半導體元件製造的代工製造商，以及使用 EDA 類比軟體以評估生產的情況的設計服務公司。EDA 工具嘛應用佇咧現場可程式化邏輯閘陣列的程式設計上。

如今的積體電路，對系統架構開始，落實著功能的定義佮實現，落尾實現規个晶片的版圖設計佮驗證，是一項複雜的系統工程，集做人類智慧的上懸成果。以華為二空二空年上新的七 nm 麒麟九百九十晶片來講，其中集做一百空三億粒電晶體，若無 EDA 輔助，設計按呢複雜的電路並保證良率是無法度想像的。可見 EDA 這套家私，會當積體電路設計佮製造的創新，當之無愧的徛佇產業鏈的頂懸。

==未來發展趨勢==

目前，EDA 佇國際市場上已經發展成做是相對成熟的產業，逐年增加長率干焦百分之十左右。毋過有業內人士分析認為，這並無代表日後發展的機會咧變細，在未來 EDA 的發展趨勢可能有：

* AI 才有法度
* EDA 上雲
* 異構集做另外一方面，因為美國對華科技禁令的影響，中國將沓沓仔放棄自美國引進全套 EDA 服務，加上開發方向的轉變，產業發展轉投入中國自研 EDA 的高成長市場，為著欲保護中國的利純，美國幾大 EDA 公司甚至展開競爭，為此大舉投資中國 EDA 新勢力並設立各人的合作據點。科技產業的變化，嘛帶動起步內底的中國 EDA 品牌往新的大方向前進，並且技術落實漸漸仔利純了後，EDA 為美國壟斷的格局會出現變化。

==重點軟體分類==

===設計的===

* 高級綜合 ( 抑是行為綜合、算法綜合 )—— 高級設計描述 ( 譬如講佇 C / C + + 中 ) 轉換做 RTL。
* 邏輯綜合-將 RTL 設計咧講 ( 譬如講用 Verilog 抑是 VHDL 編寫 ) 轉換做邏輯的離散 netlist。
* 原理圖掠著-用佇標準單元數位，類比，rf 類似著 CIS 佇咧 Orcad 由 Cadence 和 ISIS 佇咧 Proteus
* 布局—— 通常是由模式驅動的布局，比如講佇 Orcad 中的 Cadence 布局，佇咧 Proteus 中的 ARES 布局

===類比===

===分析佮驗證===

===製造製備===

==參見==

* 電路設計、電子電路設計、積體電路設計
* 電子設計自動化軟體較
* 計算機輔助設計、計算機輔助工程
* 硬體描述語言

==參考文獻==

[[分類: 待校正]]