靜態隨機存取記憶體

靜態隨機存取記憶體（英語：Static random-access memory，縮寫：SRAM）是隨機存取記憶體的一種。咱所講的「靜態」，是講這款記持體只要保持通電，內底儉的資料就會當恆常保持。相對來講，動態隨機存取記憶體（DRAM）內底所儲存的資料就需要週期性地更新。毋過，當當電力供應停止的時陣，SRAM 儲存的資料猶是會消失（予人號做揮發性記持體）， 這佮咧斷電了後閣會使儉資料的 ROM 或者是閃記持體是無仝的。

設計的

SRAM 由儲存矩陣、位址解碼器佮讀 / 寫控制電路組成，容量的擴充有兩个方面：位數的擴充用晶片的並聯，字數的擴充會當用外加解碼器控制晶片的片選輸入捀。SRAM 中的每一 bit 儲存佇由四个場效電晶體（M 一 , M 二 , M 三 , M 四）構成兩个交叉擴合的反相器當中。另外兩个場效電晶體（M 五 , M 六）是儲存基本的單元佮用佇咧讀寫的位元線（Bit Line）的控制開關。

反相器是一種電路的元件，其輸出是輸入的邏輯非。照圖所示的 CMOS 靜態反相器，由兩个互補的金氧半導體場效電晶體（MOSFET）組成，源極連接佇高電位的是 P 溝仔場效電晶體，源極連接佇這个低電位的是 N 溝仔場效電晶體。輸入電路接佇兩个場效電晶體的柵極上，輸出電路對兩个場效電晶體的連接處接出。做輸入低電位，著 P 溝仔場效電晶體導通，N 溝仔場效電晶體關起來，輸出高電位。做輸入高電位，著 N 溝仔場效電晶體導通，P 溝仔場效電晶體關起來，輸出低電位。這就實現矣「反相」輸出。

一个 SRAM 基本單元有零和一兩个電位穩定的狀態。SRAM 基本單元由兩个 CMOS 反相器組成。兩个反相器的輸入、輸出交叉連接，即第一个反相器的輸出連接第二个反相器的輸入，第二个反相器的輸出連接第一个反相器的輸入。這就會當實現兩个反相器的輸出狀態的鎖定、儲存，就儉一个位元的狀態。

除了六電晶體的 SRAM，其他 SRAM 猶閣有八電晶體、十電晶體甚至逐位元使用閣較濟的電晶體的實作。這可以為實現多碼（port）讀寫存取，就親像顯示記憶體或者是暫存器檔案的多口 SRAM 電路的實現。

一般來講，每一个基本的單元用的電晶體數量愈少，其占用面積就愈細。因為矽晶片（silicon wafer）彼个生產成本是相對固定的，所以 SRAM 基本單元的面積愈細，佇矽晶片頂懸就會當製造閣較濟的位元儲存，逐位元儲存的成本就愈低。

記持體基本的單元使用少於六个電晶體是可能的—如三電晶體甚至單電晶體，毋過單電晶體儲存單元是 DRAM，毋是呢 SRAM。

存取 SRAM 時，字元線（Word Line）加高電位，予每一个基本的單元的兩个控制開關用的電晶體 M 五與 M 六導通，共基本的單元佮位元線（Bit Line）連通。位元線用佇讀取抑是寫入基本單元的儲存的狀態。雖然毋是著愛兩條反相的位元線，但是這款反相的位元線對改善雜訊容許值 .

佮動態記憶體（DRAM）相比並，SRAM 彼个頻闊有足大改進—因為兩條位元線是反相，這種差分訊號予 SRAM 的抗雜訊干擾能力真強。而且 DRAM 的位元線連接著儲存電容，因為電荷欲共享受著（charge sharing）予其他的元線訊號頂下跤波動。另外一項差別會當予 SRAM 更加緊是其位址線各位元是同時工作選擇出目標儲存單元的字元線，而且 DRAM 往往為著降低成本，是先送出這个低半段的地址線的各位元，才閣送出高半段的位址線的各 bit，這降低矣 DRAM 封裝的位址引跤的數量。

有 _ m _ 條位址線佮 _ n _ 條資料線的 SRAM，其儲存容量是兩 m 個字元（word）， 二 m× _ n _ bit . 每一字元的長度至少是六十四 bit。

SRAM 操作

SRAM 的基本單元有三種狀態：電路佇咧閒置（standby）、 讀取（reading）佮寫入去（writing）。 SRAM 的讀抑是寫入模式著愛分別有通讀（readability）佮寫入去穩定（write stability）。

拋荒

若字元線無予人選做是高電位，遐爾仔做控制用的 M 五與 M 六兩个電晶體咧斷路，共基本單元佮位元線隔離。由 M 一–M 四組成的兩个反相器繼續保持其狀態，只要保持佮懸、低電位的連接。

讀取

假定儲存的內容為一, 就佇咧 Q 處的電位為真懸。讀予周期開始的時陣，兩條位元線初初咧因為邏輯一，綴尾字元線 WL 提高電位，予兩个存取控制電晶體 M 五與 M 六通路。第二步是儲存佇咧 Q 的值和位元線 BL 的初初值相仝，所以乎 BL 保持邏輯一，而且 Q 佮 BL 的初始值無仝，予得 BL 經由 M 一佮 M 五放電煞變做邏輯零（即 Q 的高電位予電晶體 M 一通路）。 佇位元線 BL 一爿，電晶體 M 四與 M 六通路，共位元線連接著 VDD 所代表的邏輯一（M 四作為 P 溝仔場效電晶體，因為柵極加了 Q 的低電位爾 M 四通路）。 若儲存的內容為零, 反倒轉的電路狀態將會使 BL 為一而且 BL 為零。只需要 BL 佮 BL 有一个足細的電位差，讀取的放大電路會辨識出佗一條位元線是一佗一尾是零。敏感度愈懸，讀這个速度愈緊。

寫入去

寫入周期開始的時陣，共欲寫入去狀態載入去到位元線。若欲寫入去零，著愛設定 BL 為一而且 BL 為零。綴尾字元線 WL 載入為高電位，位元線的狀態予人載入 SRAM 的基本單元。這是透過位元線輸入驅動能力設計的比基本的單元相對較弱的電晶體閣較勇健，予得著位元線狀態會當崁基本單元交叉配合的反相器的較早的狀態。

匯流排行為

共存取時間為七十 ns 的 RAM 佇址設定完成而且有效了後，會佇七十 ns 之內將資料輸出。資料會繼續保持有效約五－十 ns。起、落時間會影響有效時間槽（timeslot）大約五 ns。你若先讀入低半段在地址，將會加了三十 ns。

應用佮使用

特性

SRAM 是比 DRAM 閣較貴，猶毋過更為快速、非常的低功了（特別是佇咧閒的狀態）。 所以 SRAM 首選用佇咧頻寬要求懸，或者是講功磨要求低，抑是講二者閣兼有。SRAM 比起 DRAM 閣較會控制，嘛較是隨機存取。因為複雜的內部結構，SRAM 比 DRAM 占用面積閣較大，因為閣無適合用佇咧閣較懸儲存密度低成本的應用，如 PC 記持體。

時脈頻率佮功磨

SRAM 是愈來愈決定伊的存取頻率。若用高頻率來存取 SRAM，其實功磨比會著 DRAM。有的 SRAM 佇全頻闊時功了達到幾个瓦特量級。另外一方面，SRAM 若用佇溫和的時脈頻率的微處理器，用功夫共非常細，佇咧閒狀態的時間功磨會使失覺察—幾个微瓦特級別。

SRAM 用佇咧：

• 通用的產品
• _ asynchronous _ 介面，比如講二十八跤三十二 Kx 八的 chip（通常號名 XXC 兩百五十六）， 以及類似的產品上濟十六 Mbit 逐鉼
• _ synchronous _ 介面，通常用做高速緩衝記持體（cache）佮其他要求突發傳輸的應用，上濟十八 Mbit（兩百五十六 Kx 七十二）逐鉼
• 整合佇晶片內底
• 成做微控制器的 RAM 抑是講 cache（通常對三十二 bytes 到百二八 kilobytes）
• 做為 x 八十六等微處理器的緊取（如 L 一、L 二、L 三）
• 做暫存器（參見暫存的器檔案）
• 用佇特定的 ICs 抑是 ASIC（通常幾千位元組量級）
• 用佇咧 FPGA 佮 CPLD

1875入式來應用

工業佮科學用的足濟系統，汽車電子等等攏用著 SRAM。現代裝置去誠濟攏納入去幾千位的元組的 SRAM。實際上攏差不多所有實現矣電子使用者介面的現代裝置攏好用矣 SRAM，若𨑨迌物仔。這數位相機、手機仔、音響合成器等往往用幾百萬位組的 SRAM。即時訊號處理電路往往使用雙埠（dual-ported）的 SRAM。

用佇咧電腦

SRAM 用佇咧 PC、工作站、路由器佮外接設備：內部的 CPU 高速緩衝記持體，外部的突發模式使用的 SRAM 緊取，硬碟緩衝區，路由器來緩衝區，等咧。LCD 顯示器抑是印表機嘛通常用 SRAM 來緊取資料。SRAM 做的小型緩衝區嘛定定看著 CDROM 佮 CDRW 的驅動器內底，通常為兩百五十六 KiB 抑是閣較濟，用來緩衝音軌的資料。線纜數據機佮類似的連接於電腦的裝置嘛用 SRAM。

愛好者

搭建家己的處理器的宿業餘愛好者閣較願意選用 SRAM，這是因為其易用性的工課介面。無咧 DRAM 所需要閣較新的周期；位址匯流排佮資料匯流排直接存取毋是像 DRAM 彼款的位址、資料訊號共享資料線，通過多路復用器存取。SRAM 通常只需要三个控制訊號：Chip Enable ( CE ) , Write Enable ( WE ) 佮 Output Enable（OE）。 對仝步 SRAM , 閣需要時鐘的訊號（Clock，CLK）。

SRAM 的類型

非揮發性 SRAM

非揮發性 SRAM（Non-volatile SRAM，nvSRAM）具有 SRAM 的標準功能，毋過佇失去電源供電的時陣會當保牢的其資料。非揮發性 SRAM 用佇網路、航天、醫療等需要關鍵場合—保住資料是關鍵的而且無可能用上電池。

非同步 SRAM

非同步 SRAM（Asynchronous SRAM）的容量對四 Kb 到六十四 Mb。SRAM 的快速存取得非同步 SRAM 適用佇小型的 cache 去真小的1875入式的處理器的主記持體，這種處理器廣泛用佇工業電子裝置、測量裝置、硬碟、網路裝置等等。

根據電晶體類型分類

• 雙極性結型電晶體（用佇咧 TTL 佮 ECL）— 非常的快速但是功了誠大
• MOSFET（用佇咧 CMOS）— 本文詳細介紹的類型，低功了，這馬應用廣泛。

根據功能分類

• 非同步—獨立的時脈頻率，讀寫受控佇址線佮控制致使訊號。
• 仝步—所有的工作是時鐘脈衝懸沿路開始，址線、資料線、控制線平均佮時鐘脈衝配合。

根據特性的分類

• 零匯流排改變（Zero bus turnaround，ZBT）— SRAM 匯流排對寫到讀以及對讀到寫所需要的時鐘周期是零
• 仝步突發 SRAM（synchronous-burst SRAM，syncBurst SRAM）—
• DDR SRAM—仝步、單口讀 / 寫，雙資料率 I / O
• QDR SRAM（Quad Data Rate ( QDR ) SRAM）— 仝步，分開的讀 / 寫口，同時讀寫四字（word）。

根據觸發類型

• 二進位計算機 SRAM
• 三進位計算機 SRAM

參見

• DRAM , 包括講 PSRAM ( pseudo-static RAM )
• 緊閃記持的
• 電晶體