通用陣列邏輯

通用陣列邏輯（英語：Generic Array Logic , GAL）是 Lattice 半導體公司佇一九八空年代中期，以可程式陣列邏輯（PAL）為基礎所強化修改做的一種可程式邏輯裝置（PLD）。

就外型封裝型態上佮接跤數目上，GAL 佮可程式邏輯陣列並無傷大的差別，甚至佇晶片的編號規則上攏有仝款的號名脈絡佮規則會當循，如十六 V 八、二十二 V 十等，真正的差別佇咧晶片內底的表現特性，佇咧程式燒錄的特性上，GAL 無像傳統可程式邏輯陣列只會當燒錄一擺（One-Time Programmable，OTP）[一]，是會當幾若改燒錄、濟擺清除晶片內底的（數位邏輯）程式。

除了這以外，GAL 佇邏輯訊號的輸出接跤頂進行強化，追加了輸出邏輯巨集格（Output Logic Macro Cell，OLMC）的設計，也就是原本單純的組合邏輯解碼、輸出，佇輸出進前加上簡易的序向邏輯控制，予輸出結果會當予人鎖持留落來（Latch，多使用 D 型正反器）， 抑是強制設定（Set，邏輯一）、 強制清除（Clear，邏輯零）、 抑是由外部的致能、啟動（EN＝Enable）接跤來控制、抑是予外部時脈信號（CLK＝Clock）輸入來控制等等。其他嘛包括講：家己決定解碼輸出的預設輸出邏輯準位（Hi 抑是 Lo）、 採行互補的輸出邏輯、互斥抑是的輸出邏輯、同步輸出抑是非同步輸出。

GAL 雖為 Lattice 半導體公司所自創自推，毋過整體的特性猶是有 PAL 無啥大差別，原有 PAL 所用的燒錄程式檔（合喔 JEDEC 所規範的標準格式）嘛會當簡單來轉換做 GAL 所用的燒錄程式檔，此外了後也有閣較進一步強化的 ispGAL，isp 即 in-system programmability 的意思，ispGAL 會用得佇咧已經拋荒的應用電路了後，無需要解拋荒除，直接以外接這个探針（probe）的臨時連接，抑是原有的應用電路設計的時陣就有共閣再燒錄的電路加以考慮，再次的程式來清除、燒錄等修改更新，毋過這必須是佇原應用電路停止運作才會當使做，啊若今仔日較複雜的 CPLD、FPGA 已經會當那運作一爿進行內部邏輯程式的更新。

附註

一 .^-干焦會當燒錄一改，佇製程結構頂懸除了採用早期的熔絲（Fuse）抑是反熔絲（Anti-Fuse）等 PROM 做法外，嘛有可能用 EPROM 方式製造，才閣配無透光的玻璃窗仔的封裝方式。