ARMCortex-M

ARM Cortex-M是 ARM 架構處理器核心內，低階系列的統稱，由安謀控股所授權。這組核心的特點為低成本佮高能源效率微處理器優化設計，已經有上千萬的消費性裝置內底有這系列的微處理器。此系列核心包括 Cortex-M 零、Cortex-M 零 +、Cortex-M 一、Cortex-M 三、Cortex-M 四、Cortex-M 七、Cortex-M 二十三、Cortex-M 三十三、Cortex-M 三十五 P 和 Cortex-M 五十五。其中 Cortex-M 四 / M 七 / M 三十三 / M 三十五 P / M 五十五核心有浮點運算器的選項，若是有浮點運算器的選項，會佇型號後壁說明，比如講 Cortex-Mx with FPU 抑是 Cortex-MxF，其中 x 是核心編號。

簡介

ARM Cortex-M 系列是為著單晶片、特殊應用積體電路（ASIC）、應用專門標準產品（ASSP）、現場可程式化邏輯陣列（FPGA）佮單片系統（SoC）設計的 ARM 微處理器核心。Cortex-M 核心定用佇專用微控制器晶片內底，但是嘛會藏佇 SoC 晶片內底，比如講電源管理制器、輸入／輸出控制器、系統控制器、觸螢幕控制器、智慧型電池控制器以及感測器控制器。

往過八位元的微控制器相當時行，毋過低坎的 Cortex-M 晶片已經落價，占一寡八位元微控制器的市場。佇取代八位元微控制器的時陣，Cortex-M 是定定出現的選項，因為有三十二位元數學運算上的優勢，嘛會用來替換一寡較舊的 ARM 核心，比如講 ARM 七及 ARM 九。

授權

安謀控股袂以其實家己的技術生產 CPU 抑是販賣 CPU，是其他處理器的架構授權予其他有意願開發的公司。安謀有真濟無仝款的授權條款，差異在成本以及可交付成果。對所有的授權，安謀攏會提出一份會合的 ARM 核心硬體描述，也包含完整的軟體開發工具組，以及咧賣包括 ARM CPU 在內的積體電路的權利。

矽客製化

整合元件的製造廠（IDM）收著的 ARM 處理器智慧財產權，是會當邏輯綜合的暫存器傳輸級（用 Verilog 所寫）。以此型式，整合元件的製造商會當進行架構層級的最佳化猶閣有延伸，會當予製造商達成其客戶的設計目的，譬如講高時脈的速度、非常低的袂當了、指令集延伸（包括浮點數）、針對大細的最佳化、除錯器的支援等等。若欲確定特定的 ARM CPU 晶片中間原仔有遐的功能，需要確認製造商的資料表以及相關檔案。

Cortex-M 核心的部份選配機能是屬於：

SysTick 計時器：二十四位元的系統計時器，延伸處理器佮岫狀向量中斷控制器（Nested Vectored Interrupt Controller、NVIC）的機能。計時間若有這个計時間，嘛會當提供加額外的 SysTick 就斷去，會當組態其優先權。雖然 SysTick 計時器毋是必備的，毋過差不多無無支援 SysTick 的 Cortex-M 微處理器。若是 Cortex-M 三十三控制器有安全擴展（Security Extension）選項，會有兩个 SysTicks，一个是安全的，另外一个是一般的。
位元帶（Bit-Band）：位元帶區域內記持體中的每一个位元，會當個別對映著一个字元組。比如講，寫入去特定的假名元組，就代表設定抑是清除位元帶區域內特定的位元。所以位元帶區域內的每一个位元攏會當透過字元組對齊的位址來直接讀寫。而且，每一个位元攏會當用 C / C + + 進行設定、清除、反相等功能，無需要透過一連擦擦讀取-修改-寫入去的指令順序。位元帶嘛毋是 Cortex-M 一定會有的功能，毋過蓋支援位元帶來 Cortex-M 三抑 Cortex-M 四微處理器較無看著。有的 Cortex-M 零及 Cortex-M 零 + 微處理器嘛會有位元帶。
記持體保護單元（MPU）：透過強制的權限佮存取規則，會當保護特定區域的記持體。上濟會當支援八个無仝款的記持體區域，每一个閣會當分做八个等大細的子區域。
快密抹合記持體（Tightly-Coupled Memory、TCM）：是延後的 RAM，會當儲存關鍵性的程式、資料佮堆疊。峇峇記持體一般會是微處理器中上緊的 RAM，便若強欲取記憶體。
註：大部份 Cortex-M 三及 M 四个微處理器有一个元帶佮記持體保護單元。M 零 / M 零 + 會用得 Cortex-M 系統開發工具加入位元帶選項
註：軟體咧試圖使用特定機能的時陣，需要先確認這个機能敢有效
註：Cortex-M 三十五 P 的公開資料無濟，一直到其技術參考手冊發行了後才有改善。

另外的 _ 矽智財 _ 選項：

位元組序：小端序（Little-endian）大端序嘛（big-endian）。 Cortex-M 佮其他早期的 ARM 核心無仝，佇製作晶片的時陣就愛選用小端序抑是大端序。
就斷去：一至三十二个（M 零 / M 零 + / M 一）、一至兩百四十个（M 三 / M 四 / M 七 / M 二十三）、一至四百八十个（M 三十三 / M 三十五 P）
喚醒斷控制器：選配
向量表位徙暫存器：選配（M 零無此選項）
指令存取闊度：只有十六位元，抑是差不多三十二位元
支援使用者／特取模式：選配
重設所有的暫存器：選配
單一禮拜的 I / O 埠頭：選配（M 零 + / M 二十三）
除錯存取埠（DAP）：沒有、SWD、JTAG 佮 SWD（所有 Cortex-M 核心攏有這个選項）
支援 Halting 除錯：選配
監視點較器數量：空至二个（M 零 / M 零 + / M 一），空至四个（M 三 / M 四 / M 七 / M 二十三 / M 三十三 / M 三十五 P）
斷去較器數量：空至四个 ( M 零 / M 零 + / M 一 / M 二十三 )，空至八个（M 三 / M 四 / M 七 / M 三十三 / M 三十五 P）

指令集

Cortex-M 零 / M 零 + / M 一實現的是ARMv 六-M架構，Cortex-M 三實現的是ARMv 七-M架構，Cortex-M 四 / Cortex-M 七實現的是ARMv 七 E-M架構。Cortex-M 二十三 / M 三十三 / M 三十五 P 實現的是ARMv 八-M架構，Cortex-M 五十五實現的是ARMv 八否一-M架構。遮的架構是二進制的指令碼，會當和 ARMv 六-M、ARMv 七-M、ARMv 七 E-M 向頂懸相容。Cortex-M 零 / Cortex-M 零 + / Cortex-M 一个指令碼毋免修改就會當佇 Cortex-M 三 / Cortex-M 四 / Cortex-M 七上執行。Cortex-M 三上會當執行的二進制程式碼毋免修改就會當佇 Cortex-M 四 / Cortex-M 七 / Cortex-M 三十三 / Cortex-M 三十五 P 上執行。Cortex-M 架構中支援 Thumb 板一和 Thumb 鋪二的指令集，無支援早期的三十二-bit ARM 指令集。

所有 Cortex-M 的核心攏有一个共通的指令子集，包括大部份 Thumb 鋪一指令、一寡仔 Thumb 鋪二指令，以及結果為三十二位元的乘法。Cortex-M 零 / Cortex-M 零 + / Cortex-M 一 / Cortex-M 二十三設計目的就是希望予矽晶面積上細，因此其實指令集嘛是 Cortex-M 家族內底上少的。

Cortex-M 零 / M 零 + / M 一中有 Thumb 鋪一指令，猶毋過無 ARMv 七-M 架構才加入的指令（CBZ , CBNZ , IT）。 Cortex-M 零 / M 零 + / M 一包括一小部份的 Thumb 鋪二指令（BL , DMB , DSB , ISB , MRS , MSR）。 Cortex-M 三 / M 四 / M 七 / M 三十三 / M 三十五 P 有所有的基本的 Thumb 板一和 Thumb 鋪二指令。Cortex-M 三加上三个 Thumb 鋪一指令、所有的 Thumb 鋪二指令、硬體的整體除法、猶閣有飽和運算指令。Cortex-M 四加上數位去信號去處理（DSP）指令，猶閣有開始通選的單精度浮點運算器（VFPv 四-SP）。 Cortex-M 七加上矣可選的雙精度浮點運算器（VFPv 五）。 Cortex-M 二十三 / M 三十三加上矣 TrustZone 指令。

註：Cortex-M 零／M 零 +／M 一無包括以下十六位元的 Thumb 鋪一指令：CBZ , CBNZ , IT。
註：Cortex-M 零／M 零 +／M 一隻包括以下三十二位元的 Thumb 鋪二指令：BL , DMB , DSB , ISB , MRS , MSR .
註：Cortex-M 零／M 零 +／M 一／M 二十三隻有乘積結果為三十二位元的乘法指令（三十二 bit × 三十二 bit=lower 三十二 bit），而且 Cortex-M 三／M 四／M 七／M 三十三／M 三十五 P 有三十二位相乘，結果為三十二位元的乘法指令（三十二 bit × 三十二 bit=六十四 bit）。 Cortex-M 四／M 七（M 三十三／M 三十五 P 通選）包括講 DSP 乘法指令 ( 十六 bit × 十六 bit=三十二 bit）、（三十二 bit × 十六 bit=upper 三十二 bi）、（三十二 bit × 三十二 bit=upper 三十二 bit）ref name=" ARMv 六-M-Manual " / >
註：愛計算完乘法佮除法的週期數依 ARM Cortex-M 的核心設計嘛無仝款。有一寡核心較緊抑是較細 sài-sù 的矽智財選項，因此核心可能用較少的矽面積，但是需要的禮拜數較長。佇執行除法指令抑是慢速迵天代乘法指令的時發生的斷節會予處理器放棄其指令，佇咧斷了後才繼續。
Cortex-M 零 / M 零 + / M 二十三中，結果為三十二位元的乘法會當選擇是一个禮拜抑是三十二个禮拜。Cortex-M 一會當選擇是三个禮拜抑是三十三个禮拜。Cortex-M 三 / M 四 / M 七 / M 三十三 / M 三十五 P 攏是一个禮拜。.
Cortex-M 三中，結果為三十二位元的乘法指令，是可能三–五个週期（視數值而定）。 Cortex-M 四 / M 七 / M 三十三 / M 三十五 P 是一个禮拜。
Cortex-M 三 / M 四的除法指令是二–十二个週期（視數值而定）。 Cortex-M 七三–二十个週期（視數值而定）。 Cortex-M 二十三有十七个禮拜抑是三十四个禮拜的選項。Cortex-M 三十三是二–十一个禮拜（視數值而定）。 Cortex-M 三十五 P 資料猶閣無確定講。
註：Cortex-M 四 / M 七 / M 三十三 / M 三十五 P 有無含 FPU 的矽智財選項，抑是單精度（SP）的 FPU，Cortex-M 七加上第三个矽智財選項，會當支援單精度佮雙精度（DP）的 FPU。若是 Cortex-M 四 / M 七 / M 三十三 / M 三十五 P 有 FPU，其型號會是 Cortex-M 四F/ Cortex-M 七F/ Cortex-M 三十三F/ Cortex-M 三十五 PF.。
註：Cortex-M 系列包括三个新的十六位元睏眠模式 Thumb 鋪一指令：SEV , WFE , WFI。
註：斷延延週期的計數假設
一 . 囥規堆佇咧零等待狀態 RAM
二 . 無咧執行其他的中斷
三 . 無安全延伸機能選項（因為會增加週期）
註：哈佛架構的 Cortex-M，其中斷延延週期的計數會較短。
註：針對 Cortex-M 四 / M 七 / M 三十三 / M 三十五 P，單精度（SP）浮點運算器指令干焦佇矽智財中有 SP FPU 選擇的時陣才有效。
註：針對 Cortex-M 七，雙精度（DP）浮點運算器指令干焦佇矽智財中有 DP FPU 選擇的時陣才有效。

停用機能

ARM Cortex-M 系列的 ARM 架構，已經停用一寡早期核心的被能：

Cortex-M 核心內底無三十二位元的 ARM 指令集。
位元組序佇矽智財實現時著需要決定。較早的核心允准依照 MCU 資料位元組序模式來設定欲調整。
Cortex-M 核心無支援輔助處理器，一直到 ARM Cortex-M 三十三 / M 三十五 P 核心的 ARMv 八-M Mainline 才閣重新支援此一選項。

三十二位元 ARM 指令的能力佮 Thumb 板一和 Thumb 鋪二指令集有足濟所在疊起來，猶毋過有的 ARM 的特徵揣無類似的特性。

SWP 和 SWPB（swap）ARM 架構佇咧 Cortex-M 𪜶內底無類似的彼个架構。

十六位元 Thumb 鋪一指令集上早是出現佇咧較早 ARMv 四 T 架構的 ARM 七 T 核心，綴時代咧做啊。佇咧 ARMv 五 / ARMv 六 / ARMv 六 T 二架構問世間的時陣，Thumb 鋪一指令集也有擴充。毋過嘛有徙掉一寡 Thumb 鋪一指令。

無存在 BLX < immediate > 指令，此指令伊是用來對 Thumb 抹一切換著 ARM 的指令集。BLX < register > 指令佇咧 Cortex-M 系列猶原支援。
無存在 SETEND 指令，因為無允准佇執行時切換位元組序。
無支援輔助處理器指令，一直到 ARM Cortex-M 三十三 / M 三十五 P 核心的 ARMv 八-M Mainline 才重新支援此些指令。
SWI 指令更號名做 SVC，雖然二進位碼仝款。猶毋過 SVC 的處理程式佮 SWI 的處理程式佇例外模式的處理上差足濟。

Cortex-M 零

Cortex-M 空核心是以小矽晶元面積以及最低價晶片進行最佳化的核心。

Cortex-M 零核心的主要特點有：

ARMv 六-M 架構
三層管線
指令集：
Thumb 影一（大部份），但是無 CBZ , CBNZ , IT
Thumb 鋪二（少部份），只有 BL , DMB , DSB , ISB , MRS , MSR
三十二-bit 硬體整數乘法，結果嘛是三十二-bit
一到三十二个中斷，閣有袂當掩崁中斷

矽智財選項：

硬體整數乘法速度：一禮拜抑是三十二禮拜。

Cortex-M 零 +

Cortex-M 零 + 是以 Cortex-M 空閣進行優化的版本。Cortex-M 零 + 支援所有 Cortex-M 空的指令，所以會當用仝款的編譯器佮除毋著工具。Cortex-M 零 + 的管線由三層變做二層，因為這消磨會較少。除了 Cortex-M 零已經有的除錯功能外，Cortex-M 零 + 增加稱做微追蹤緩衝區（Micro Trace Buffer、MTB）的選項，有簡單的指令追蹤緩衝區。Cortex-M 零 + 嘛有加入 Cortex-M 三和 Cortex-M 一寡特點，是以矽智財選項的方式加入，比如講記持體保護單元（MPU），猶閣有斷向量表重新定位。

Cortex-M 零 + 核心的主要特點有：

ARMv 六-M 架構
二層管線（比 Cortex-M 零少一層）
指令集（和 Cortex-M 零）相仝
Thumb 影一（大部份），但是無 CBZ , CBNZ , IT
Thumb 鋪二（少部份），只有 BL , DMB , DSB , ISB , MRS , MSR
三十二-bit 硬體整數乘法，結果嘛是三十二-bit
一到三十二个中斷，閣有袂當掩崁中斷

矽智財選項：

硬體整數乘法速度：一禮拜抑是三十二禮拜。
八个區塊的記持體保護單元（MPU）（和 M 三、M 四相仝）
斷節向量表重新定位（和 M 三、M 四相仝）
單一禮拜的 I / O 埠頭（佇咧 M 零 + / M 二十三上有這个機能）
微追蹤緩衝區（Micro Trace Buffer、MTB）（佇咧 M 零 + / M 二十三 / M 三十三 / M 三十五 P 上有這个機能）

Cortex-M 一

The Cortex-M 一是特別設計會當囥入去 FPGA 晶片的核心。

Cortex-M 一核心的主要特點有：

ARMv 六-M 架構
二層管線
指令集
Thumb 影一（大部份），但是無 CBZ , CBNZ , IT .
Thumb 鋪二（少部份），只有 BL , DMB , DSB , ISB , MRS , MSR .
三十二-bit 硬體整數乘法，結果嘛是三十二-bit
一到三十二个中斷，閣有袂當掩崁中斷

矽智財選項：

硬體整數乘法速度：三抑是三十三週期。
選配甲峇峇峇記持體（TCM）零 to 一 MB 指令 TCM，零 to 一 MB 資料 TCM，攏會當選擇欲愛無 ECC .
外部斷節：零 , 一 , 八 , 十六 , 三十二 .
除錯模式：沒有，簡易功能，完整
位元組序：little-endian 抑是 BE ma八 big-endian .
作業系統延伸：會用得選擇

Cortex-M 三

Cortex-M 三核心的主要特點有

ARMv 七-M 架構：
三層管線佮分支預測
指令集：
Thumb 影一（完整）
Thumb 鋪二（完整）
三十二-bit 硬體整數乘法，結果會使是三十二-bit 抑是六十四-bit，有號抑是無號，佇乘法了後允准加法抑是減法。三十二-bit 乘法是一个禮拜，六十四-bit 乘法佮乘積累加（MAC）需要的禮拜較濟
三十二-bit 硬體整數除法（二–十二禮拜）
支援飽和運算
十二个週期的中斷延延
整合歇睏模式

矽智財選項：

有可選的記持體保護單元（MPU）：無一个區抑是八个區

Cortex-M 四

佇咧概念，Cortex-M 四是 Cortex-M 三加上數位訊號處理（DSP）指令、有可選的浮點運算器。若是有浮點運算器，會叫做 Cortex-M 四 F。

Cortex-M 四核心的主要特點有：

ARMv 七 E-M 架構
三層管線佮分支預測
指令集：
Thumb 影一（完整）
Thumb 鋪二（完整）
三十二-bit 硬體整數乘法，結果會使是三十二-bit 抑是六十四-bit，有號抑是無號，佇乘法了後允准加法抑是減法。三十二-bit 乘法佮乘積累加（MAC）是一个禮拜
三十二-bit 硬體整數除法（二–十二禮拜）
支援飽和運算
DSP 延伸：孤一禮拜三十二分之十六-bit MAC，單一禮拜雙十六-bit MAC，十六分之八-bit SIMD 運算
十二个週期的中斷延延
整合歇睏模式

矽智財選項：

有可選的浮點運算器（FPU）：干焦單精度 IEEE 鋪七仔五十四的，這號做 FPv 四-SP 延伸
有可選的記持體保護單元（MPU）：無一个區抑是八个區

Cortex-M 七

Cortex-M 七是高效能的核心，其運算效能是 Cortex-M 四的二倍。其中包括六層的超純量管線有分支預測，有通選的單精度浮點運算器抑是雙精度浮點運算器。指令集猶閣有資料匯流排已經由三十二-bit 闊度增加到六十四-bit 闊度。若核心內底有 FPU，會叫做 Cortex-M 七 F，抑無會叫 Cortex-M 七。

Cortex-M 七核心的主要特點有：

ARMv 七 E-M 架構
六階管線佮分支預測。佇咧 ARM Cortex-M 核心是上濟的。
指令集：
Thumb 影一（完整）
Thumb 鋪二（完整）
三十二-bit 硬體整數乘法，結果會使是三十二-bit 抑是六十四-bit，有號抑是無號，佇乘法了後允准加法抑是減法。三十二-bit 乘法佮乘積累加（MAC）是一个禮拜
三十二-bit 硬體整數除法（二–十二禮拜）
支援飽和運算
DSP 延伸：孤一禮拜三十二分之十六-bit MAC，單一禮拜雙十六-bit MAC，十六分之八-bit SIMD 運算
一至兩百四十个中斷，閣有袂當掩崁中斷
十二个週期的中斷延延
整合歇睏模式

矽智財選項：

有可選的浮點運算器（FPU）：單精度抑是雙精度，攏佮 IEEE 抹七百五十四抹兩千空八相容，這號做 FPv 伸五線
可選的 CPU 緊取：空至六十四 KB 的指令緊取，空至六十四 KB 的資料緊取，攏有彼號可選的糾錯記憶體
可選的扳合記憶體（TCM）：空至十六 MB 指令 TCM，空至十六 MB 資料 TCM，攏會當選擇欲愛無 ECC .
有可選的記持體保護單元（MPU）：八區十六區。
可選的1875入式追蹤巨集電路元（ETM）：會使干焦針對指令，抑是針對指令佮資料。
會當選的休眠模式保留模式（配合 Arm 功率管理元件）。

Cortex-M 二十三

Cortex-M 二十三核心佇二空一六年十月上市，以二空一五年十一月發佈的 ARMv 八-M 架構為基礎。佇咧概念 Cortex-M 二十三類似 Cortex-M 零 +，加上整數除法指令、TrustZone 安全特性、嘛是二層管線。

Cortex-M 二十三核心的主要特點有：

ARMv 八-M 基線架構
二層管線（類似 Cortex-M 零 +）
TrustZone 安全指令（干焦佇咧 M 二十三 / M 三十三 / M 三十五 P）
三十二-bit 硬體整數除法（十七抑是三十四週期）（M 零 / M 零 + / M 一下無）
疊邊界的限制（干焦佇咧 SAU 選項開啟的時陣才有）（M 二十三 / M 三十三 / M 三十五 P 才有）

矽智財選項：

硬體整數乘法速度：一禮拜抑是三十二禮拜。
硬體整數除法速度：上長十七禮拜抑是三十四週期，依除數而定，指令有可能會提早完成。
有可選的記持體保護單元（MPU）：零 , 四 , 八 , 十二 , 十六个區域
可選的安全屬性單元（SAU）：零 , 四 , 八个區塊
單一禮拜的 I / O 埠頭（佇咧 M 零 + / M 二十三上有這个機能）
微追蹤緩衝區（Micro Trace Buffer、MTB）（佇咧 M 零 + / M 二十三 / M 三十三 / M 三十五 P 上有這个機能）

Cortex-M 三十三

Cortex-M 三十三核心是佇二空一六年十月的時陣發佈，是以二空一五年十一月發佈的 ARMv 八-M 架構為基礎。概念上類似 Cortex-M 四和 Cortex-M 二十三的交集，也有三階的指令管道。

Cortex-M 三十三核心的主要特點有

ARMv 八-M 架構：
三階管道
TrustZone 安全指令（干焦佇咧 M 二十三 / M 三十三 / M 三十五 P 才有）
三十二-bit 硬體整數除法（上長十一个週期）（M 零 / M 零 + / M 一無此選項）
疊邊界的限制（干焦佇咧 SAU 選項開啟的時陣才有）（M 二十三 / M 三十三 / M 三十五 P 才有）

矽智財選項：

有可選的浮點運算器（FPU）：干焦單精度 IEEE 鋪七仔五十四的，這號做 FPv 伸五線
有可選的記持體保護單元（MPU）：零 , 四 , 八 , 十二 , 十六个區域
可選的安全屬性單元（SAU）：零 , 四 , 八个區塊
微追蹤緩衝區（Micro Trace Buffer、MTB）（佇咧 M 零 + / M 二十三 / M 三十三 / M 三十五 P 上有這个機能）

Cortex-M 三十五 P

Cortex-M 三十五 P 核心是佇二空一八年五月發佈的，佇咧概念上是 Cortex-M 三十三核心加上新的指令集，以及來自 ARM SecurCore 系列，新的防性地、會當選的同位元以及 ECC 功能。

目前這晶片的公開資料無濟，只有技術參考手冊。到二空二空年二月為止，猶未看著各廠商推出此系列的微處理器。

Cortex-M 五十五

Cortex-M 五十五是佇二空二空年二月發佈，是以二空一九年二月發佈的 Armv 八否一-M 架構為基礎，有四階指令管道。

Cortex-M 五十五核心的主要特點有：

ARMv 八否一-M Mainline / Helium 核心
四階管道
疊邊界的限制（干焦佇咧 SAU 選項開啟的時陣才有）

矽智財選項：

Helium ( M-Profile Vector Extension , MVE )
單精度佮雙精度的浮點運算器
可選的 DSP 延伸
可選的 TrustZone 安全延伸
支援 RAS（Safety and reliability）功能
支援協處理器
區分安全區佮非安全區的 MPU，會當分做零 , 四 , 八 , 十二抑十六个區
安全屬性單元會當分做零 , 四或者是八个區
指令緊取，大細會當設定做四 KB , 八 KB , 十六 KB , 三十二 KB , 六十四 KB
資料緊取，大細會當設定做四 KB , 八 KB , 十六 KB , 三十二 KB , 六十四 KB
緊取及 TCM 支援 ECC
一–四百八十个中斷
三–八个例外優先位元
內部佮外部的喚醒當中斷控制器（WIC）選項，可選的 CTI , ITM 佮 DWT
ARM 定做指令（未來發佈的版本中會支援）

檔案

ARM 晶片的檔案足濟的。過去八位元的微處理器干焦一份檔案，毋過綴著微處理器的進步，真濟功能攏需要支援。ARM 晶片的檔案包一般會包括 IC 製造商猶閣有 CPU 核心供應商（Arm）的檔案。

典型的檔案結構如下：

檔案樹（對懸到下）

一 . IC 製造商網頁二 . IC 製造商宣傳投影片三 . IC 製造商實際晶片的數據表四 . IC 製造商該晶片家族的參考手冊，其中有定用週邊以及特點五 . ARM 核心網站六 . ARM 核心可以使用手冊七 . ARM 核心技術參考手冊八 . ARM 架構參考手冊

IC 製作商可能會有其他的資料，親像開發板使用手冊、應用指南、快速手冊、軟體函式庫檔案、已知問題等。

參考資料

延伸閱讀

_ Embedded Systems with ARM Cortex-M Microcontrollers in Assembly Language and C _ ; 三 rd Ed ; Yifeng Zhu ; 七百三十八 pages ; 二千空一十七 ; ISBN 九百七十八追九九石八千兩百六十九石兩千六百六十 .
_ Designer's Guide to the Cortex-M Processor Family _ ; 二 nd Ed ; Trevor Martin ; 四仔九 pages ; 二千空一十六 ; ISBN 九百七十八撨八千一百鋪排六千兩百九十 .
_ ARM Assembly for Embedded Applications _ ; 三 rd Ed ; Daniel Lewis ; 三百十八 pages ; 二千空一十七 ; ISBN 九百七十八追十五鋪四千三百九十知空八千空四十六 .
_ Definitive Guide to the ARM Cortex-M 零 and Cortex-M 零 + Processors _ ; 二 nd Ed ; Joseph Yiu ; 七仔八十四 pages ; 二千空一十五 ; ISBN 九百七十八石一一鋪兩千八百空三鋪兩千七百七十 .
_ Definitive Guide to the ARM Cortex-M 三 and Cortex-M 四 Processors _ ; 三 rd Ed ; Joseph Yiu ; 六百 pages ; 二千空一十三 ; ISBN 九百七十八孵一鼻兩千四百空八撨空八百二十九 .
_ Digital Signal Processing and Applications Using the ARM Cortex-M 四 _ ; 一 st Ed ; Donald Reay ; 兩百五十 pages ; 二千空一十四 ; ISBN 九百七十八追十一孵一千八百八十五孵九千空四十九 .
_ Embedded Systems : Introduction to ARM Cortex-M Microcontrollers _ ; 五 th Ed ; Jonathan Valvano ; 五百空六 pages ; 二千空一十二 ; ISBN 九百七十八撨十四四四七千七百五十五空八千九百九十二 .
_ Assembly Language Programming : ARM Cortex-M 三 _ ; 一 st Ed ; Vincent Mahout ; 兩百五十六 pages ; 二千空一十二 ; ISBN 九百七十八追十八撨四千八百二十一孵三千兩百九十六 .

外部連結