低壓差穩壓器

低壓差穩壓器（英語：Low-dropout regulator，LDO）， 閣稱低壓差線性穩壓器、低壓降穩壓器，是線性直流穩壓器的一種，用途同是提供穩定的直流電壓電源。比一般線性直流穩壓器，低壓差穩壓器會當佇閣較細輸出輸入電壓差的狀況下作穡。

歷史

頭一个低壓降穩壓器是輸出可調式設計，佇一九七七年發表咧雜誌 " Electronic Design "，題為 " Break Loose from Fixed IC Regulators "。該文章作者是 Robert Dobkin，彼時陣伊因為美國國家半導體內底（英語：National Semiconductor）， 該公司因此聲稱是低壓降穩壓器的發明者。Dobkin 其後佇一九八一年離開 National Semiconductor 並佮 Robert J . Widlar 做伙創造 Linear Technology，現為該公司的 CTO。

首枚低壓降穩壓器集做電路是 LT 一千空八十三。

原理

低壓差穩壓器原理上佮一般的線性直流穩壓器基本相仝，分別佇咧低壓差穩壓器輸出端的功率由 NPN 電晶體共集極架構，改做 PNP 集電極開路架構 ( 通使用雙極性電晶體以言 )。這款架構下跤，功率電晶體的控制極只要利用對地的電壓差就會當予電晶體和飽通的狀態，因此輸入捀只需要懸出輸出端加於功率電晶體的飽和電壓，穩壓器就會當運作，穩定輸出電壓。

這類設計佇咧保持穩定性方設計的難度較懸，因為輸出級的阻抗較大，較𠢕袂穩定抑是起振。

使用的功率電晶體

低壓差穩壓器所使用的功率電晶體會當是雙極性電晶體抑是場效電晶體。

雙極性電晶體因為基極電流的關係，會了用另外的電流，增加功費，佇咧相對懸輸出電壓、低輸出電流、低輸出輸入電壓差的情況下尤其明顯。

場效電晶體無雙極性電晶體的功磨問題，毋過其所需導通的閘極電壓限制矣其在低輸出電壓的應用，而且場效電晶體的成本較懸。隨著半導體技術的進步，這兩方面的問題攏愛改善。

規格 / 參數

低壓差穩壓器樣重要的參數有壓降電壓、硩差 ( Dropout voltage )、靜態食電流、靜態電流 ( quiescent current )、負載調節 ( Load Regulation )，線性調節 ( Line Regulation )，上大輸出電流，速度，連鞭態響應 ( Transient response )…等。個別低壓差穩壓器會標明電源或制比 ( PSRR )，輸出噪音 ( Output noise )。

壓降電壓 / 硩差（dropout voltage）

Dropout voltage 是 LDO Regulator 固有的特性，其定義來做 LDO Regulator 猶原會當保持輸出穩壓狀態之輸入電壓佮輸出電壓的上小壓差，這共硩差臨界點 ( dropout point ) 發生咧輸入電壓非常的接近輸出電壓的時，做輸入電壓值低於壓差臨界點的時，LDO Regulator 就開始袂在穩壓的狀態

靜態電流（quiescent current）

靜態電流，即穩壓器家己消磨的電流，也就是穩壓器內部的食電量，測量方法是輸入電流減去輸出電流：

$ $ I _ { Q }=I _ { IN }-I _ { OUT } $ $

一般低壓差穩壓器的靜態電流攏相當低，這使得硩差穩壓器會使長時間處理用狀態毋過敢有明顯電力損蕩。低壓差穩壓器的功磨為：

$ $ P _ { LOSS }=V _ { IN } \ times I _ { Q } $ $

電源或制比（PSRR）

電源或制比描述對電源雜訊的或制能力 ( PSRR )，對低壓降穩壓器來講就是講抑制輸入電源對輸出的影響。這个能力會綴著雜訊的頻率來改變，對穩壓器來講，整體上雜訊頻率是愈懸，抑制能力愈低，輸出所受的影響愈大。一般低壓降穩壓器在一 kHz 以下攏有袂䆀的 PSRR。

低壓差穩壓器的電源或制比對音頻線路、類比數位轉換（ADC）抑是數位類比轉換器（DAC）線路實在是誠重要，因為低壓差穩壓器佇咧高頻的 PSRR 較低，對射頻線路的幫助相對有限。

參見

• 穩壓器
• 電流源
• 線性穩壓器
• 開關電源
• 直流-直流轉換器
• 七十八 xx
• LM 三百一十七

參考文獻

LDO ( Low Dropout Linear Regulator ) Introduction LDO 的特性