低電壓差分訊號

低電壓差分訊號（英語：Low-Voltage Differential Signaling，LVDS）是一種電子訊號系統，可滿足現此時對高效能資料傳輸應用的需求，同時系統供電電壓減低到二伏特，適用佇咧解析度真懸 SVGA 的 TFT LCD 顯示裝置，目前已經得著廣泛的應用，甚至會當騙入去 FPGA、ASIC 抑是其他的元件身上。

LVDS 佮 USB、一三百九十四仝款攏是差分訊號。一九九五年十一月 ANSI / TIA / EIA 被六百四十四規劃「Electrical Characteristics of Low Voltage Differential Signaling ( LVDS ) Interface Circuits .」完成認證。一九九四年由國家半導體公司引進。LVDS 是採用差分的傳輸方式，電壓輸出佮接收端需要一百歐姆的終端阻抗（Terminating Resistor）。 LVDS 允准採用點嘿點（Point-to-Point）佮分支（Multi-Drop）的連接方式。實現差分訊號使用 MS（Microstrip）線路抑是 ST（Stripline）線路。

參見

• BLVDS
• TMDS

外部連結

• LVDS tutorial
• M-LVDS Application Reports