現場可程式化邏輯陣列

現場可程式化邏輯陣列（英語：Field Programmable Gate Array，縮寫為FPGA）， 伊以 PAL、GAL、CPLD 等可程式化邏輯裝置做技術基礎發展成做。成做特殊應用積體電路內面的一款半客製化電路，伊彌補全客製化電路無夠，閣克服原有可程式化邏輯控制器邏輯數有限的缺點。

概欲

目前以硬體描述語言（Verilog 抑是 VHDL）描述的邏輯電路，會當利用邏輯合成佮布局、布線工具軟體，快速咧燒錄至 FPGA 上進行的測試，這一過程是現代積體電路設計驗證的技術主流。遮的可程式化邏輯元件會當予人用來實現一寡基本的邏輯閘數位電路（比如講佮閘、抑是閘、互斥抑是閘、反閘）抑是閣較複雜一寡的組合邏輯功能，譬如講解碼器等等。佇大多數的 FPGA 內底，遮的可編輯的元件里嘛包含記持元件，譬如講你若觸發器（Flip－flop）抑是其他閣較完整的記持塊，對構成序向邏輯電路。

系統的設計師會當根據需要，通過可編輯的接接，共 FPGA 內部的邏輯塊連接起來。這就敢若一个電路試驗枋囥咧予囥咧一个晶片內底。一个出廠了的成品 FPGA 的邏輯塊佮連接會當按照設計者的需要而改變，所以乎 FPGA 會當完成所需要的邏輯功能。

FPGA 一般來講比特殊應用積體電路（ASIC）的速度愛慢，無法度完成閣較複雜的設計，並且會使消磨閣較濟的電能。猶毋過，FPGA 具足濟優點的，比如講會當快速成品，而且咧內部邏輯會當予設計者重複修改，對而且改正程式內底的錯誤，此外，使用 FPGA 進行除錯的成本較低。廠商嘛可能會提供俗、但是編輯能力有限的 FPGA 產品。因為遮的晶片有的可編輯能力較䆀，所以遮的設計的開發是佇咧普通的 FPGA 上完成的，然後會設計轉去到一个類似於特殊應用積體電路的晶片上。佇一寡技術閣較新較緊的行業，FPGA 強欲是電子系統的必要部件，因為佇咧大批次供貨進前，著愛緊搶占市場，這陣 FPGA 方便靈活的優勢就蓋重要。

佮 CPLD 的較

欲達到上述目的，另外一種方法是採用複雜可程式邏輯裝置（CPLD）毋是 FPGA。

早佇一九八空年代中期，FPGA 已經佇咧可程式邏輯裝置裝置當中釘根。CPLD 和 FPGA 攏包括一寡相對大數量的會當編輯邏輯單元。CPLD 邏輯的密度佇咧幾千到幾萬个邏輯單元之間，而且 FPGA 通常是佇咧幾萬到幾百萬。

CPLD 和 FPGA 的主要分別是𪜶的系統結構。CPLD 的結構具有一定的局限性。這結構由一个或者是濟个會當編輯的結果之和的邏輯組列和一寡相對少量的鎖定的暫存器組成。這款的結果是欠缺編輯靈活性，但是伊的優點是，其實延遲的時間會當算是按算，邏輯單元著連接單元比率較懸。而且 FPGA 具有的連接單元數量足大的，按呢雖然予伊會當閣較靈活的編輯，但是結構煞複雜著濟。

CPLD 和 FPGA 另外一个區別是大多數的 FPGA 有含高層次的內建模組（比如加法器佮乘法器）佮內建的記持體。一个對此帶來的重要區別是，足濟新的 FPGA 支援完全的抑是部份的系統內重新組態。允准𪜶的設計綴系統升級或者是動態重新組態而改變。一寡仔 FPGA 會當予裝置的一部分重新編輯，啊若其他的部份繼續正常咧執行。

基本組成

• 靜態隨機存取記憶體（SRAM）-是因為靜態記憶體的 static memory 技術。系統內面會當重化佮再程式化（re-programmable）。 定著愛外部啟動元件（external boot devices）。 CMOS。
• 反熔絲-會當去燒錄一改。通常為 CMOS。
• PROM（一改性會當講為啥物 EPROM）-可程式化唯讀記持體技術，會當去燒錄一改。使用塑料封裝，無窗啊，袂當清除內容。
• EPROM-會當清除可程式化唯讀記持體技術，有窗仔，經紫外線照射會當清除的內容。
• EEPROM-可電氣清除可程式化唯讀記持體技術，會當用電氣的訊號清除內容。
• 緊閃記持的-有一个特殊的 EEPROM。
• 熔絲-會當去燒錄一改。通常為雙極性的。袂當清除內容。

廠商

• Xilinx 是全球第一大 FPGA 供應商，佇二空二二年二月被 AMD 收購。
• Altera 是 FPGA 的領先廠商，佇二空一六年被 Intel 收購。
• ACTEL 供應 Anti-fuse / Flash 型的低功了、混合訊號 FPGA，單晶片，知名的產品家族有 Fusion、PolarFire、IGLOO 和 ProASIC 三。Actel 佇二空一空年被 Microsemi 收購，而且 Microsemi 閣佇二空一八年予人 Microchip 收購。
• Lattice Semiconductor 提供有 SRAM 猶閣有非易失、是因為 flash 的 FPGA
• Achronix Semiconductor 有咧開發中非常緊的 FPGA