跳至內容

金屬氧化物半導體場效電晶體

出自Taiwan Tongues 台語維基
這是此頁批准,以及是最近的修訂。

金屬氧化物半導體場效電晶體(簡稱:金氧半場效電晶體;英語:Metal-Oxide-Semiconductor Field-Effect Transistor,縮寫:MOSFET), 是一種會當廣泛使用佇類比電路和數位電路的場效電晶體。金屬氧化物半導體場效電晶體按照其通道極性的無仝,可分為電子占多數的 N 通道型佮電空占多數的 P 通道型,通常予人號做 N 金氧半場效電晶體(NMOSFET)佮 P 金氧半場效電晶體(PMOSFET)。

以金氧半場效電晶體(MOSFET)的號名來看,事實上會予人得著錯誤的印象。因為乎 MOSFET 佮英文單字「metal(金屬)」 的第一个字母 M,佇咧當下大部份仝類的元件內底是無存在的。早期金氧半場效電晶體閘極使用金屬做材料,但是由於多晶矽佇製造工藝中閣較耐高溫等等的特點,真濟金氧半場效電晶體閣真採用後者毋是前者金屬。毋過,隨著半導體特徵 sài-sù 的不斷縮小,金屬作為極材料最近閣再得著研究人員的注意。

金氧半場效電晶體咧概念上屬於絕緣的極場效電晶體(Insulated-Gate Field Effect Transistor ,IGFET)。 若絕緣極場效電晶體的極絕緣層,有可能是其他的物質,毋是金氧半場效電晶體使用的氧化層。有的人咧講著真濟晶矽閘極的場效電晶體元件的時陣較愛用 IGFET,但是遮的 IGFET 多半指的是金氧半場效電晶體。

金氧半場效電晶體內底的氧化徛佇咧其通道頂頭,照其實操作電壓的無仝款,這層氧化物的厚度干焦有數十至數百埃(Å)不等,通常材料是二氧化矽(SiO 二), 猶毋過有的新的進階製程已經會當使用氮氧化矽(silicon oxynitride , SiON)做為氧化層之用。

今仔日半導體元件的材料通常以矽為首選,但是嘛有一寡半導體公司發展出使用其他半導體材料的製程,當中上出名的比如講國際商業機器股份有限公司使用矽佮幫贊的混合物所發展的矽駝製程(SiGe process)。 啊若可惜就是真濟有良好電性的半導體材料,如砷化又閣(GaAs), 因為無法度佇表面發出品質有夠好的氧化層,所以無法度用來製造金氧半場效電晶體元件。

做一个夠大的電位差施佇金氧半場效電晶體的閘極佮源極之間的時,電場會佇氧化層下跤的半導體表面形成感應電荷,這个時陣就變成反轉通道(inversion channel)。 通道的極性佮其取極(drain)佮源極相仝,假設取極佮源極是 n 型,遐爾仔通道嘛會是 n 型。通道形成以後,金氧半場效電晶體即可予電流通過,若根據施佇咧閘極的電壓值無仝款,毋過金氧半場效電晶體的通道流過的電流大細亦會受著控制來改變。

電路符號

定用佇金氧半場效電晶體的電路符號有濟濟的形式,上捷看的設計是用一條直線代表通道(Channel), 兩條佮通道平行的接線代表源極(Source)佮取極(Drain), 倒手爿佮通道垂直的接線代表閘極(Gate), 如下圖所示。有時仔嘛會共代表巷路的直線以虛線代替,以區分增強型(enhancement mode,閣稱增強式)金氧半場效電晶體抑是講空乏型(depletion mode,閣講空乏式)金氧半場效電晶體

因為積體電路晶片頂懸的金氧半場效電晶體為四端元件,所以除了源極(S)、 取極(D)、 閘極(G)外,尚有一基極(Bulk 抑是講 Body)。 金氧半場效電晶體電路符號中,對通道往正延伸的箭號方向會當表示這个元件為 n 型抑是講 p 金氧半場效電晶體。箭頭方向永遠對 P 捀指向 N 捀,所以箭頭對通道指向基極端的為 p 金氧半場效電晶體,抑是簡稱 PMOS(代表這个元件的通道為著 p 型); 反對則代表基極為 p 型,會通道為 n 型,此元件為 n 金氧半場效電晶體,簡稱 NMOS。佇一般分散式金氧半場效電晶體元件內底,通常共基極佮源極接做伙,故分散式金氧半場效電晶體通常為三端元件。佇咧積體電路內面的金氧半場效電晶體通常因為使用仝一个基極(common bulk), 所以無標示出基極的極性,啊若佇咧 PMOS 的閘極端加一个圓箍仔以示區別。

幾種捷看著的 MOSFET 電路符號,加上接面場效電晶體鬥陣比較:


上圖內底的金氧半場效電晶體符號中,基極端佮源極端攏接做伙,一般單一零件的 MOSFET 差不多攏按呢,毋過佇積體電路內面的金氧半場效電晶體則並無一定是按呢連接。通常一粒積體電路晶片內底仝款通道的金氧半場效電晶體攏共享仝一个基極,故某一寡情況下的金氧半場效電晶體可能會予源極佮基極並毋是直接連做伙,譬如講串疊式電流源(cascode current source)電路內面的部份 NMOS 就是按呢。基極佮源極無直接相連的金氧半場效電晶體會出現基板效應(body effect)部份的改變其操作特性,欲佇後壁的章節內底詳細。

金氧半場效電晶體的操作原理

金氧半場效電晶體的核心

金氧半場效電晶體佇咧結構以一个金屬—氧化物層—半導體的電容為核心(這馬的金氧半場效電晶體足濟半以多晶取代金屬作為其遮的極材料), 氧化層的材料大部份是二氧化矽,其下是做基極的矽,而且其上是做閘極的多晶矽。這款的結構當好等於一个電容器,氧化層為電容器中介電質,毋過電容值是由氧化層的厚度佮二氧化矽的介電係數來決定。遮爾濟晶矽佮基極的矽是成做 MOS 電容的兩个捀點。

做一个電壓施加佇咧 MOS 電容的兩爿的時陣,半導體的電荷分佈嘛會綴咧改變。

累積

考慮一个 p 型的半導體(電洞濃度做 _ NA _)形成的 MOS 電容,當予電容器加負電壓的時,電錢增加(如 C-V 曲線倒爿所示)。

空乏

相反,做一个正的電壓 _ VGD _ 施加佇咧閘極佮基極端(如圖)時,電空的濃度會減少(號做空乏,如 C-V 曲線中央所示), 電子的濃度會增加。

反型

當 _ VGS _ 有夠強的時陣,接近極端的電子濃度會超過電空。這佇咧 p-type 半導體當中,電子濃度(帶負電擔)超過電空(紮正電荷)濃度的區域,便是所謂的反轉層(inversion layer), 如 C-V 曲線正爿所示。

MOS 電容的特性決定了金氧半場效電晶體的操作特性,但是一个完整的金氧半場效電晶體結構閣需要一个提供多數載子(majority carrier)的源極猶閣有接受遮的多數載子的取極。

金氧半場效電晶體的結構

左圖是一个 n-type 金氧半場效電晶體(以下簡稱 NMOS)的截面圖。如前咧講,金氧半場效電晶體的核心是對中央的 MOS 電容,左右兩爿則是伊的源極佮取極。源極佮取極的特性著愛同為 n-type(即 NMOS)抑是仝為 p-type(即 PMOS)。 左圖 NMOS 的源極佮取極上標示的「N +」代表著兩个意義:(一)N 代表透濫(doped)佇源極佮取極區域的雜質極性為著 N;(二)「 +」代表這个區域為高濫雜濃度區域(heavily doped region), 也就是遮爾區的電子濃度比其他的區域。佇源極佮取極之間予一个極性相反的區域隔開,也就是咱所講的基極(抑是講基體)區域。若是 NMOS,遐其基體區的濫濫就是 p-type。反應著 PMOS 來講,基體應該是 n-type,而源足極佮取極為著 p-type(而且是重濫濫的 P +)。 基體的摻雜濃度毋免如源極抑是講取極遐爾懸,故佇倒圖內底無「+」,作為通道用。

著這个 NMOS 來講,實在用來做通道、予彼載子通過的干焦 MOS 電容當下跤半導體的表面區域。做一个正電壓施佇遮加上,帶負電的電子就會去予人吸引著表面,形成通道,予 n-type 半導體的多數載子—電子會當對源極流向取極。若這電壓去予人徙掉,抑是講囥咧頂懸一个負電壓,遐爾仔通道就無法度形成,載子也無法度佇源極佮取極之間流動,也就是會當透過閘極的電壓控制通道的開關。

假使操作的物件換做 PMOS,遐爾源極佮取極為著 p-type、基體是 n-type。佇咧 PMOS 閘著施加負電壓,是半導體上的電空會予人吸引著表面形成通道,半導體的多數載子—電空是會當對源極流向取極。準講這个負電壓予人徙掉,抑是加上正電壓,通道無法度形成,仝款無法度予載子佇源極佮取極間流動。

特別愛說明的是,源極佇金氧半場效電晶體內底的意思是「提供多數載子的來源」。著 NMOS 來講,多數載子是電子;著 PMOS 來講,多數載子是電空。相對的乎,取極就是接受多數載子的端點。

金氧半場效電晶體的操作模式

按照佇金氧半場效電晶體的真極、源極,佮取極等三个捀點施加的偏壓(bias)無仝,金氧半場效電晶體會有後列三種的操作模式。下底會用一種簡化代數模型來討論。現代 MOS 管的特性比遮展示的代數模型閣較複雜。

著增強型 N 巷路 MOS 管來講,這三種的操作模式分別為:

截止區(遍臨界區抑是弱反轉區)(cutoff , subthreshold or weak-inversion mode)

當 | VGS | < | Vth | 時:


| VGS | 代表的極到源極的偏壓差,| Vth | 為材料的臨界電壓。這个金氧半場效電晶體是處佇咧截止(cut-off)的狀態,通道無法度反轉,並無夠額的多數載子,電流無法度流過這个金氧半場效電晶體,也就是這个金氧半場效電晶體無導通。


但是事實上,金氧半場效電晶體無電流通過的敘述佮現實有淡薄仔細細的差別。佇真實的狀況下,因為載子的能量依循麥克斯韋-玻爾茲曼分布有高低的差異。雖然金氧半場效電晶體的巷路無形成,但是猶原有一寡較懸的載子會當對半導體表面流去承極。若是 | VGS | 大過無,但是小於 | Vth | 的狀況之下,閣會有一个叫做弱反轉層(weak inversion layer)的區域佇半導體面出現,予閣較濟載子流過。透過弱顛倒對源極流到取極的載子數量佮 | VGS | 的大細之間呈指數的關係,這个電流閣叫做是次臨界電流(subthreshold current)。


佇咧一寡大量金氧半場效電晶體的積體電路產品,如動態隨機存取記憶體(DRAM), 次臨界電流往往會造成額外的能量或者是功率消磨。

線性區(三極區抑是歐姆區)(linear region , triode mode or ohmic mode)))

當 _ VGS _ > _ Vth _ 而且 _ VGD _ > _ Vth _ 時:


此處 _ VDS _ 為 NMOS 取極到源極的電壓,是這粒 NMOS 做導通的狀況,佇咧氧化層下跤的通道也已經形成。現此時這粒 NMOS 的行為類似一个壓控電阻(voltage-controlled resistor), 但是由取極向源真流出來的電流大細為:


$ I _ { D }=\ mu _ { n } C _ { ox } { \ frac { W } { L } } ( V _ { GS }-V _ { th }-{ \ frac { V _ { DS } } { 二 } } ) V _ { DS } $


μn 是載子徙率(carrier mobility)、 W 是金氧半場效電晶體的的最寬度、L 是金氧半場效電晶體的閘極長度,而且 _ Cox _ 是這个閘極氧化層的單位電容大細。佇這个區域內底,金氧半場效電晶體的電流—電壓關係若像有一个線性的方程式,因為線性區。

飽和區(主動區)(saturation or active mode)

當 _ VGS _ > _ Vth _ 而且 _ VGD < Vth _ 時:


這粒金氧半場效電晶體做導通的狀況,也形成通道予電流通過。但是隨著取極電壓增加,超過遮極電壓的時陣,可以接近取極區的反轉層電荷為零,現此時的通道消失(如圖), 這款的狀況叫做夾止(pinch-off)。 佇這个狀況之下,由源極出發的載子經由通道到位夾止點的時,會去予人注入取極周圍的空間電荷區(space charge region), 才閣去予電場掃入取極。現此時通過金氧半場效電晶體的電流佮其取極—源極間的電壓 _ VDS _ 無關係,干焦佮閘電壓有關係,主要原因佇咧靠近取極區的極電壓已經不足以予通道反轉,造成所能提供的載子有限,限制牢通道的電流大細,關係式如下:


$ I _ { D }={ \ frac { \ mu _ { n } C _ { ox } } { 二 } } { \ frac { W } { L } } ( V _ { GS }-V _ { th } ) ^ { 二 } $


欲講的公式嘛是理想的情形下,金氧半場效電晶體佇飽和區操作的電流佮電壓關係式。事實上佇咧飽和區的金氧半場效電晶體取極電流會因為通道長度調變效應而且改變,並毋是佮 _ VDS _ 攏總無關係。考慮通道長度調變效應了後的飽和區電流—電壓關係式如下:


: $ I _ { D }={ \ frac { \ mu _ { n } C _ { ox } } { 二 } } { \ frac { W } { L } } ( V _ { GS }-V _ { th } ) ^ { 二 } ( 一 + \ lambda V _ { DS } ) $


關於著通道長度調變效應的成因佮影響共佇後壁來講。

基板效應

一般來講,源極電壓佮基板電壓兩者接做伙 _ VSB _=零,但是佇實際上 _ VSB _>零(著 P 型基板來講), 這个時陣基板佮源極產生逆偏,予空乏區的電錢增加,因此予臨界電壓增加的現象叫做基板效應(Body Effect)。 基板效應通常是負面的,臨界電壓之變化定會予電路比電路或數位電路設計閣較複雜。MOS 受著基板效應的影響,臨界電壓會有所改變,公式如下:

$ V _ { TN }=V _ { TO } + \ gamma \ left ( { \ sqrt { V _ { SB } + 二 \ phi } }-{ \ sqrt { 二 \ phi } } \ right ) $ ,

$ V _ { TO } $ 是基極佮源極之間無電位差的時會臨界電壓,$ \ gamma $ 是基板效應的參數,$ 二 \ phi $ 是佮半導體能階相關的參數(禁帶中線佮費米能級的差值)。

金氧半場效電晶體佇電子電路應用的優勢

金氧半場效電晶體佇一九六空年由貝爾實驗室的 D . Kahng 和 Martin Atalla 頭一擺實作成功,這款元件的操作原理佮一九四七年蕭克利等人發明的雙載子接面電晶體全然無仝,而且因為製造成本俗佮使用面積較細、懸整合度的優勢,佇大型積體電路抑是超大型積體電路領域裡,重要性遠超過 BJT。

最近這幾年因為金氧半場效電晶體元件的效能沓沓仔提升,除了傳統上應用於諸如微處理器、微控制器等數位訊號處理的場合上,另外嘛有愈來愈濟類比訊號處理的積體電路會當用金氧半場效電晶體來實現,以下分別介紹這應用。

數位電路

數位科技的進步,如微處理器運算效能不斷提升,帶予深入研發新一代金氧半場效電晶體閣較濟的動力,這嘛予金氧半場效電晶體本身的操作速度愈來愈緊,差不多成做各種半導體主動元件中上緊的一種。金氧半場效電晶體佇數位訊號處理上主要的成功來自互補式金屬氧化物半導體邏輯電路的發明,這款的結構上大的好處是理論上袂有靜態的功率損蕩,干焦佇邏輯的切換動作的時才有電流通過。互補式金屬氧化物半導體邏輯閘上基本的成員是互補式金屬氧化物半導體反相器,啊若所有互補式金屬氧化物半導體邏輯的基本操作攏親像反相器仝款,仝一个時間內必定干焦一款電晶體(NMOS 抑是講 PMOS)佇導通的狀態之下,另外一種必定是截止狀態,這電源頭到接地端袂有直接迵的路草,大量省電流抑是功率的消磨,也降低積體電路的發熱量。

金氧半場效電晶體佇數位電路應用的另外一大優勢是對直流訊號來講,金氧半場效電晶體的的極端阻抗做無限大(等效佇咧開路), 也就是理論上袂有電流對金氧半場效電晶體的的極端流對電路內底的接地點,是完全由電壓控制遮的形式。這予金氧半場效電晶體佮𪜶上主要的競爭對手 BJT 比較之下更為省電,而且嘛較會驅動。佇咧 CMOS 邏輯電路內底,除了負責驅動晶片外負載(off-chip load)的驅動器外,每一級的邏輯閘攏只要面對仝款是金氧半場效電晶體的閘極,按呢一來較無需要考慮著邏輯本身的驅動力。比較起來,BJT 的邏輯電路(譬如講上捷看著的 TTL)就無遮的優勢。金氧半場效電晶體的的真輸入電阻無限大對電路設計工程師來講是有其他的優點,譬論講較無需要考慮邏輯輸出端的負載效應(loading effect)。

類比電路

有一段時間,金氧半場效電晶體並毋是類比電路設計工程師的首選,因為類比電路設計較重視的效能參數,親像電晶體的跨導抑是電流的驅動力上,金氧半場效電晶體不如 BJT 來得適合類比電路的需求。但是隨著金氧半場效電晶體技術的不斷演進,今仔日的 CMOS 技術嘛已經會當符合足濟類比電路的規格需求。閣加上金氧半場效電晶體因為結構的關係,無咧 BJT 的一寡致命缺點,若熱走脫(thermal runaway)。 另外咧,金氧半場效電晶體佇線性區的壓控電阻特性亦會當佇積體電路內面用來取代傳統的多晶矽電阻(poly resistor), 抑是講 MOS 電容本身會使用來取代定用的多晶矽—絕緣體—多晶矽電容(PIP capacitor), 甚至佇適當的電路控制下會當表現出電感(inductor)的特性,遮的好處攏是 BJT 足歹提供的。也就是講,金氧半場效電晶體除了扮演原本電晶體的角色外,嘛會當提來做為類比電路中大量咧用的被動的元件(passive device)。 按呢的優點予採用金氧半場效電晶體實現類比電路毋但會使滿足規格上的需求,閣會當有效縮小晶片的這个面積,降低生產成本。

隨著半導體製造技術的進步,對整合閣較濟功能至單一晶片的需求嘛綴大幅提升,現此時用金氧半場效電晶體設計類比電路的另外一个優點嘛隨之浮現。為著減少佇印刷電路枋頂懸使用的積體電路數量、減少封裝成本佮縮小系統體積,真濟原本獨立的類比晶片佮數位晶片被整合至仝一个晶片內。金氧半場效電晶體原本佇咧數位積體電路頂頭就有真大的競爭優勢,佇類比積體電路頂懸也大量採用金氧半場效電晶體了後,共這兩種無仝功能的電路整合起來的困難度嘛顯明的下降。另外親像某一寡混合訊號電路(Mixed-signal circuits), 如類比數位轉換器,嘛著愛以利用金氧半場效電晶體技術設計出效能閣較好的產品。

近年來閣有一種整合金氧半場效電晶體佮 BJT 各人優點的製程技術:BiCMOS 嘛愈來愈受歡迎。BJT 元件咧驅動大電流的能力上猶原比一般的 CMOS 媠款,佇咧會靠度方面嘛有一寡優勢,比如講無簡單會予靜電放電破壞的。所以誠濟同時需要複雜訊號來處理佮強大電流驅動能力的積體電路產品會使用 BiCMOS 技術來製作。

金氧半場效電晶體的 sài-sù 縮放

過去幾若十年來,金氧半場效電晶體的 sài-sù 不斷的來變細。早期積體電路金氧半場效電晶體製程內底,通道長度差不多佇咧幾个微米的坎站。但是到甲今仔日積體電路的製程,這个參數已經縮小到幾十分之一甚至一百分之一。二空空八年初,Intel 開始以四十五奈米的技術來製造新一代的微處理器,實際的元件通道長度可能比這个數字閣較細一寡。到九零年代的尾,金氧半場效電晶體 sài-sù 不斷縮小,予積體電路的效能大大提升,毋過對歷史的角度來看,遮的技術上的突破佮半導體製程的進步有密不可分的關係。

金氧半場效電晶體的 sài-sù 縮小

基於以下幾个理由,金氧半場效電晶體的 sài-sù 會當愈細愈好。

一 . 愈細的金氧半場效電晶體象徵其通道長度減少,予通道的等效電阻嘛減少,會當予閣較濟電流通過。雖然通道闊度嘛有可能綴咧變細而且予通道等效電阻變大,毋過若是會當降低單位電阻的大細,按呢這个問題就會當解決。 二 . 金氧半場效電晶體的 sài-sù 變細意味著閘極面積減少,按呢會當降低等效的極電容。此外,愈細的極通常會有閣較薄的閘極氧化層,這會使予頭前提起的通道單位電阻值降低。毋過按呢的改變同時會予遮的極電容顛倒變較大,但是佮減少的通道電阻相比,得著的好處猶原誠濟過歹處,金氧半場效電晶體佇咧 sài-sù 縮小了後的切換速度嘛會因為頂頭兩个因素加總變緊。 三 . 金氧半場效電晶體的面積愈細,製造晶片的成本就會當降低,佇仝款的封裝內底會當裝下閣較密度的晶片。一片積體電路製程使用的晶圓 sài-sù 固定的,所以若晶片面積愈細,平大細的晶圓就會當產出閣較濟的晶片,所以成本就變閣較低矣。

sài-sù 縮小的負面效應

雖然金氧半場效電晶體 sài-sù 縮小會使𤆬來足濟好處,但是同時嘛有真濟負面效應伴隨來。

金氧半場效電晶體的 sài-sù 縮小後出現的困難

共金氧半場效電晶體的 sài-sù 縮小到一微米以下對半導體製程來講是一个挑戰,猶毋過這馬的新挑戰大部份攏是半來自 sài-sù 愈來愈細的金氧半場效電晶體元件所帶來過去毋捌出現的物理效應。

次臨限傳導

因為金氧半場效電晶體的真氧化層的厚度嘛不斷減少,所以遮真電壓的上限嘛綴咧變少,以免過大的電壓造成閘極氧化層突崩幫(breakdown)。 為著維持仝款的效能,金氧半場效電晶體的臨界電壓嘛著愛降低,但是這嘛造成金氧半場效電晶體愈來愈難以完全關起來。也就是講,會使造成金氧半場效電晶體通道區發生弱反轉的閘極電壓會比以前閣較低,所謂的亞瀨值電流(subthreshold current)造成的問題會比過去閣較嚴重,特別是今仔日積體電路晶片所有的電晶體數量劇增,佇某一寡超大型積體電路的晶片,次臨限傳導造成的功率消磨竟然佔了總功率消磨的一半以上。

猶毋過顛倒轉來講,嘛有的電路設計會因為金氧半場效電晶體的臨限傳導得著好處,比如講需要較懸的轉導/電流轉換比(transconductance-to-current ratio)的電路內面,利用次臨限傳導的金氧半場效電晶體來達成目的設計嘛真捷看著。

晶片內部連接導線的寄生電容效應

傳統上,互補式金屬氧化物半導體邏輯閘的切換速度佮其元件的閘極電容有關。毋過當著真電容綴著金氧半場效電晶體 sài-sù 變細來減少,平大細的晶片面頂可容納閣較濟電晶體的時陣,連接遮的電晶體的金屬導線間產生的寄生電容效應就開始主宰邏輯的切換速度。如何減少這寡寄生電容,成做晶片效率敢會當向上突破的關鍵之一。

晶片發熱量增加

做晶片頂懸的電晶體數量大幅增加了後,有一个無法度避免的問題嘛綴咧發生矣,彼就是晶片的發熱量嘛大幅增加。一般的積體電路元件佇高溫之下操作可能會致使切換速度受著影響,抑是造成會當靠度佮壽命的問題。佇咧一寡發熱量非常懸的積體電路晶片如微處理器,目前需要使用外加的散熱系統來轉和這个問題。

咧功率電晶體(Power 金氧半場效電晶體)的領域內面,通道電阻定定會因為溫度衝懸若綴咧增加,按呢嘛有法度佇元件內底 PN 接面(pn-junction)致使的功率損蕩增加。假使外置的散熱系統無法度予功率電晶體的溫度保持佇咧夠低的水準,真有可能予遮的工率電晶體拄著熱失控的命運。

閘極氧化層漏電流增加

閘極氧化層綴著金氧半場效電晶體 sài-sù 變小而且愈來愈薄,目前主流的半導體製程當中,甚至已經做出厚度干焦一霸二奈米的閘極氧化層,大約等於五个原子疊做伙的厚度爾。佇這種尺度下跤,所有的物理現象攏佇咧量子力學所規範的世界內面,譬如講電子的穿磅空應該。因為穿磅空應該,有的電子有機會愈過氧化層所形成的位能障壁(potential barrier)抑若產生漏電流,這嘛是今仔日積電路晶片功磨的來源之一。

為著欲解決這个問題,有一寡介電係數比二氧化矽閣較懸的物質被用佇閘極氧化層中。比如講響著佮金屬氧化物(二氧化孵、二氧化孵)等高介電係數的物質攏會當有效降低閘極漏電流。的極氧化層的介電係數增加了後,閘極的厚度便閣增加維持仝款的電容大細。較厚的極氧化層閣會當降低電子透過鑽磅效應穿過氧化層的機率,進一步降低漏電流。猶毋過利用新材料製作的的情極氧化層嘛必須考慮其位能障壁的懸度,因為遮的新材料的傳導帶佮價帶佮半導體的傳導帶佮價帶的差距比二氧化矽小(二氧化矽的傳導帶佮矽之間的懸度差約是八 ev), 所以猶原有可能致使閘著極漏電流出現。

製程變異閣較歹掌控

現代的半導體製程工序複雜爾繁多,任何一出製程攏有可能造成積體電路晶片頂懸的元件產生微微變化。做金氧半場效電晶體等等的元件愈做愈細,遮的變異所佔的比例就可能大幅提升,進一步影響電路設計者所預期的效能,予電路設計者的操作變甲閣較為困難。

金氧半場效電晶體的極材料

理論上金氧半場效電晶體的的最極應該趕緊選擇電性真好的導體,多晶矽佇經過重濫雜了後的導電性會當用佇金氧半場效電晶體的的閘極上,猶毋過是並毋是完美的選擇。目前金氧半場效電晶體使用多晶矽作為的理由如下:

一 . 金氧半場效電晶體的臨界電壓(threshold voltage)主要由著極佮通道材料的光函式之間的差異來決定,因為多晶矽本質上是半導體,所以會當透過濫無仝極性的雜質來改變其工函式。閣較重要的是,因為多晶矽佮底下作為通道的矽之間能縫相仝,因為按呢咧降低 PMOS 抑是講 NMOS 的臨界電壓時會當透過直接調整濟晶矽的功函式來達成需求。反過來講,金屬材料的功函式並無親像半導體遐爾好佇咧改變,按呢一來欲降低金氧半場效電晶體的臨界電壓就變甲較困難。而且若想欲仝時陣來降低 PMOS 和 NMOS 的臨界電壓,需要兩種無仝的金屬分別做其遮的極材料,對著製程又閣是一个真大的變數。 二 . 矽—二氧化矽接面經過多年的研究,已經證實這兩種材料之間的缺陷(defect)是相對來講較少的。反之,金屬—絕緣體接面的缺陷濟,好佇兩个中間形成真濟表面能階,大為影響元件的特性。 三 . 多晶矽的熔點比大多數的金屬懸,佇咧現代的半導體製程當中習慣佇咧高溫下沉積極材料以增進元件效能。金屬共熔點低,會影響製程所會使使用的溫度上限。

毋過濟晶矽雖然佇過去二空年是製造金氧半場效電晶體的標準,毋過也有若干缺點予未來猶原有部份金氧半場效電晶體可能使用金屬的閘極,這缺點如下:

一 . 多晶矽導電性不如金屬,限制了訊號傳遞的速度。雖然會當利用透濫的方式改善其導電性,但是效猶閣有限。目前有的融點較懸的金屬材料如:鎢、ua-sá-bih、鈷抑是鎳被用來佮多晶矽製做合金。這類混合材料通常叫做金屬矽化物。加上了金屬矽化物的多晶矽的極有著較好的導電特性,而且閣會當耐受高溫的製程。此外因為金屬矽化物的位置是佇閘極表面,離通道區較遠,所以嘛袂對金氧半場效電晶體的臨界電壓造成傷大影響。 二 . 佇閘極、源極佮取極攏鍍上金屬矽化物的製程稱為自我對準金屬矽化物製程(Self-Aligned Silicide), 通常簡稱salicide製程。 三 . 做金氧半場效電晶體的 sài-sù 縮甲足細的、閘極氧化層嘛變甲足薄的時陣,譬如講這馬的製程會當共氧化層縮著一奈米左右的厚度,一種過去無發現的現象嘛隨之產生,這種現象叫做多晶矽空乏。當金氧半場效電晶體的反轉層形成時,有多晶矽空乏現象的金氧半場效電晶體的真濟晶矽靠近氧化層處,會出現一个空乏層(depletion layer), 影響金氧半場效電晶體導通的特性。欲解決這个問題,金屬的極是上好的方案。目前會用得的材料包括石頭、鎢、氮化氮(Tantalum Nitride), 抑是氮化氮(Titanium Nitride)。 遮的金屬極通常佮高介電的數物質形成的氧化層做伙構成 MOS 電容。另外一種解決方案是共多晶矽完全的合金化,這號做 FUSI(FUlly-SIlicide polysilicon gate)製程。

各種捷看著的金氧半場效電晶體技術

雙閘極金氧半場效電晶體

雙閘極(dual-gate)金氧半場效電晶體通常用佇射頻積體電路內,這種金氧半場效電晶體的兩个遮的水極攏會當控制電流大細。咧射頻電路的應用,雙閘極金氧半場效電晶體的第二个閘極大多數用來做增益、混頻器抑是頻率轉換的控制。

空揣縫 MOSFETS

一般來講,空揣縫(depletion mode)金氧半場效電晶體比前述的加強式(enhancement mode)金氧半場效電晶體罕得看。空乏式金氧半場效電晶體佇製造過程當中改變透濫著通道的雜質濃度,予這種金氧半場效電晶體的的閘極就算無加電壓,通道猶閣存在。若欲關掉通道,著愛佇咧最近加負電壓(著 NMOS 來講)。 空乏式金氧半場效電晶體是屬於「定定閉型」(normally-closed,ON)開關,若相對的,加強式金氧半場效電晶體是屬於「定斷型」(normally-open,OFF)開關。

NMOS 邏輯

仝款驅動能力的 NMOS 普通比 PMOS 所佔用的面積細,因此若是干焦佇邏輯的設計上使用 NMOS 若會當縮小晶片面積。猶毋過 NMOS 邏輯雖然佔的面積細,煞無法度像 CMOS 邏輯仝款做甲袂消磨靜態功率,所以佇一九八空年代的中期了後已經漸漸大出市場,目前以 CMOS 為主流。

功率金氧半場效電晶體

功率金氧半場效電晶體(Power MOSFET)佮前述的金氧半場效電晶體元件佇咧結構頂懸就有著明顯的差異。一般積體電路內面的金氧半場效電晶體攏是平面式(planar)的結構,電晶體內底的各端點攏離晶片表面干焦幾个微米的距離。啊若所有的功率元件攏是垂直式(vertical)的結構,予元件會當同時承受高電壓佮高電流的操作環境。一个功率金氧半場效電晶體能耐受的電壓是雜質透濫濃度佮 n-type 影晶層(epitaxial layer)厚度的函式,會當通過的電流則佮元件的通道寬度有關係,通道愈闊是能容納愈濟電流。對一个平面結構的金氧半場效電晶體來講,會當承受的電流佮崩電壓的濟濟攏佮其通道的長闊大細有關係。對垂直結構的金氧半場效電晶體來講,元件的面積佮其實會當容納的電流大約成正比,鋪晶層厚度佮其幫敗電壓做正比。

值得提起來的是採用平面式結構的功率金氧半場效電晶體嘛並毋是存在的,這類元件主要用佇高級的音響放大器中。平面式的功率金氧半場效電晶體佇飽和區的特性比垂直結構的對手閣較好。垂直式功率金氧半場效電晶體則多半用來做開關切換之用,取伊的通電阻(turn-on resistance)非常細的優點。

DMOS

DMOS 是雙重擴散金氧半場效電晶體(Double-Diffused 金氧半場效電晶體)的縮寫,大部份的功率金氧半場效電晶體攏是採用這種製作方式完成的。

以金氧半場效電晶體實現類比開關

金氧半場效電晶體佇導通時的通道電阻低,啊若截止時的電阻近乎無限大,所以適合作為類比訊號的開關(訊號的能量袂因為開關的電阻損失傷濟)。 金氧半場效電晶體作為開關的時陣,其源極佮取極的分別佮其他的應用是無啥相𫝛的,因為訊號會當對金氧半場效電晶體的閘仔以外的任一捀出入。著 NMOS 開關來講,電壓上負的一端就是源極,PMOS 愛倒反講,電壓上正港的一爿是源極。金氧半場效電晶體開關能傳輸的訊號會受著其遮的閘極—源極、閘極—取極,猶閣有取極到源極的電壓限制,若超過電壓的上限可能會致使金氧半場效電晶體燒掉。

金氧半場效電晶體開關的應用範圍真闊,夯一定愛用著取樣保持電路(sample-and-hold circuits)抑是截波電路(chopper circuits)的設計,譬如講類比數位轉換器(A / D converter)抑是切換電容濾波器(switch-capacitor filter)上攏會當見著金氧半場效電晶體開關的影跡。

單一金氧半場效電晶體開關

當 NMOS 提來做開關的時,其源極接地,閘極為控制開關的端點。做閘電壓減去源極電壓超過其導通的臨界電壓時,此開關的狀態做導通。閘極電壓繼續衝懸,著 NMOS 會當通過的電流就閣較大。NMOS 做開關的時陣操作佇線性區,因為源極佮取極的電壓佇咧開關為導通時會趨向一致。

PMOS 做開關的時陣,其源極接著電路內底電位上蓋懸的所在,通常是電源。的電壓比源真低、超過其臨界電壓的時陣,PMOS 開關會開開。

NMOS 開關能容允通過的電壓上限為(Vgate-Vthn), 而且 PMOS 開關為著(Vgate + Vthp), 這个值通常毋是訊號原本的電壓振幅,也就是講單一金氧半場效電晶體開關會有予訊號振幅變小、訊號失真的缺點。

雙重(互補式)金氧半場效電晶體(CMOS , Complementary MOS)開關

為著欲改善前述單一金氧半場效電晶體開關造成訊號失真的缺點,所以使用一个 PMOS 加上一个 NMOS 的 CMOS 開關(Transmission gate)成做目前上普遍的做法。CMOS 開關將 PMOS 佮 NMOS 的源極佮取極分別連接做伙,啊若基極的接法則佮 NMOS 佮 PMOS 的傳統接法相仝(PMOS 的基極接著上懸電壓,即 VDD;NMOS 基極接著上低電壓,即 VSS 抑是 GND)。 欲令開關導通時,則共 PMOS 的閘仔接低電位(VSS 抑是 GND), NMOS 的閘極接高電位(VDD)。 做輸入電壓佇咧(VDD-Vthn)到(VSS + Vthp)時,PMOS 佮 NMOS 攏導通,輸入小於(VSS + Vthp)時,只有 NMOS 導通,輸入真大於(VDD-Vthn)時間只有 PMOS 導通,按呢做的好處是佇大部份的輸入電壓下跤,PMOS 佮 NMOS 攏同時導通,任一爿的導通電阻懸頂,另外一爿的導通電阻就會降落來,所以開關的電阻差不多會當保持定值,減少訊號失真。

參考文獻

參照

來源

外部連結

  • Lessons In Electric Circuits—INSULATED-GATE FIELD-EFFECT TRANSISTORS
  • MOSFET models Diagrams and mathematical derivation .
  • MIT Open Courseware 六鼻空一二--麻省理工學院開放式課程計畫(微電子學佮 MOSFET 元件)
  • MIT Open Courseware 六鼻空空二  –Spring 兩千空七 . [二千空二十五六交十一] .(原始內容存檔佇兩千空一十五鋪五).
  • MIT Open Courseware 六鼻空一二  –Fall 二千空九 . [二千空二十五六交十一] .(原始內容存檔佇兩千空一十二分六鼻七).
  • Georgia Tech BJT and FET Slides . [二千空二十五六交十一] .(原始內容存檔佇兩千空一十二岫三分九).
  • CircuitDesign : MOS Diffusion Parasitics . [二千空二十五六交十一] .(原始內容存檔佇兩千空一十二分八學十八).
  • Mark Lundstrom , Mark Lundstrom . Course on _ Physics of Nanoscale Transistors _ . 兩千空八 [二千空一十五孵九] .(原始內容存檔佇兩千空一十二抹二十四).
  • Dr . Lundstrom . Notes on Ballistic MOSFETs . 兩千空五 [二千空一十五五鋪十八] .(原始內容存檔佇兩千空一十二抹二十四).